DC和逻辑电气特性
（续）
以下规格适用于AGND
e
DGND
e
DGND
（ I O ）
e
0V V
A
e
V
D
E A
5 0V
DC
V
D（ I O ）
E A
5或0
a
3 0V
DC
在REF
E A
1 225V
DC
f
MCLK
e
20 MHz的
s
e
25X
黑体字限额适用于对于T
A
e
T
J
e
T
民
给T
最大
所有
其他限制牛逼
A
e
T
J
e
25 ℃（注7,8）
符号
参数
条件
典型
（注9 ）
范围
（注10 ）
单位
（限量）
电源特性
I
A
I
D
I
D（ I O ）
模拟电源电流
数字电源电流
数字I O电源电流
操作
待机
操作
MCLK
e
0
工作V
D（ I O ）
e
5 0V
工作V
D（ I O ）
e
3 0V
MCLK
e
0 V
D（ I O ）
e
5 0V或0V 3
25
50
6
65
31
16
17
32
8
6
4
毫安（最大）
mA
毫安（最大）
mA
毫安（最大）
毫安（最大）
mA
AC电气特性独立MCLK
以下规格适用于AGND
e
DGND
e
DGND
（ I O ）
e
0V V
A
e
V
D
e
V
D（ I O ）
E A
5 0V
DC
在REF
e
a
1 225V
DC
f
MCLK
e
20 MHz的牛逼
MCLK
e
1 f
MCLK
t
r
e
t
f
e
5纳秒
s
e
25X
L
（数据总线负载）
e
50 pF的脚
粗体
限制适用对于T
A
e
T
J
e
T
民
给T
最大
所有其他限制牛逼
A
e
T
J
e
25 ℃（注7,8）
符号
f
MCLK
参数
最大MCLK频率
最低MCLK频率
MCLK占空比
t
A
t
CDSETUP
t
CDHOLD
t
D1H
t
D0H
t
DACC
f
SCLK
MCLK的SYNC设置
修正数据有效到CLK建立
修正数据有效到CLK保持
RD高到DD0 - DD7 TRI- STATE
访问时间延迟从RD低
DD0 - DD7数据有效
最大SCLK频率
SCLK占空比
t
SDI
t
HDI
t
DDO
t
HDO
t
延迟
t
格局
SDI建立时间由SCLK
上升沿
SDI保持时间从SCLK
上升沿
延迟从SCLK下降沿到
SDO数据有效
SDO保持时间从SCLK
下降沿
延迟从SCLK下降沿到
CS上升沿或下降沿
建立CS的时间上升或下降
边到SCLK上升沿
R
L
e
3K
L
e
50 pF的
30
70
5
14
b
12
条件
典型
（注9 ）
范围
（注10 ）
20
1
40
60
10
20
0
15
30
20
40
60
单位
（限量）
兆赫（分钟）
兆赫（最大）
％ （分钟）
％（最大值）
NS （分钟）
NS （分钟）
NS （分钟）
NS （最大值）
NS （最大值）
兆赫（分钟）
％ （分钟）
％（最大值）
NS （分钟）
NS （分钟）
NS （最大值）
NS （最大值）
NS （分钟）
NS （分钟）
NS （分钟）
5
15
3
2
25
30
5
0
10
15
50
50
5
10
10
5
HTTP
WWW国家COM
