位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第3060页 > MCM20027IBBL > MCM20027IBBL PDF资料 > MCM20027IBBL PDF资料1第61页
摩托罗拉
半导体技术资料
ImageMOS
地址
64
h
最高位（7）
6
5
HCLK控制
4
3
2
1
默认
5C
h
最低位（0）
x
2-0
FUO
HCLK
延迟
FUO
FUO
FUO
hckd[2]
hckd[1]
hckd[0]
100
b
延时= （ （ hckd [ D]。 -4 ）× 0.5 ） - 16 MCLKs
表52. HCLK延迟注册
该
像素数据流控制寄存器
允许用户选择如何输出像素数据流被编码/换
乱蓬蓬的。
该
VCB
位允许用户强制所有的消隐数据脱出A2D的为0 。
该
VCG
位允许用户编码的像素数据的输出流或者非编码的像素数据的输出之间进行选择
流。
该
VCC
位允许剪辑输出有源像素数据的用户和001之间3FE说谎
默认模式（普通
模式）
已在SOF ， HCLK ，被利用VCLK等信号来指示数据的开始
和数据的结束。 （图
2 ，第7页
和
图14 ，第20页）
寄存器的值=
00
h
另一个模式中，
视频模式
是这样的模式，其中在SOF和行开始/结束信号进行编码（包含）在
有源像素数据流。另外，这不是一个SOF的所有数据，行启动/结束，或活动像素数据被强制为0 。
即从A2D全部消隐数据被强制为0以下顺序确定以下信号： （见
科幻gure
，第30页）
一） SOF （像素数据的第1行） - “ 3FF ×4 ）
B）开始的所有其他行 - “ 3FF ×2 ”，那么“000 ×2”
摩托罗拉公司2001年
修订版8.0 - 2001年11月28日：
MCM20027
61
