地址锁存要求
由于XRAM接口的高速运行时，地址锁存器必须
谨慎选择系统频率高于8 MHz @ 4V和4 MHz的@ 2.7V 。
当在上面的这些频率条件下操作，典型的老式74HC系列
锁存器已经无法满足要求。外部存储器接口的设计符合于
在74AHC系列的锁存器。然而，大多数锁存器，可以作为长期使用它们符合
主定时参数。地址锁存器的主要参数是：
D到Q的传输延迟（T
PD
).
之前， G拉低（T数据建立时间
SU
).
数据（地址）后， G拉低保持时间（
TH
).
外部存储器接口的设计保证最小地址保持时间
摹后为低电平的t
h
= 5纳秒。请参阅吨
LAXX_LD
/t
LLAXX_ST
在“存储器编程”
表142通过表149. D-到Q的传播延迟（叔
PD
）必须考虑到
当考虑计算外部器件的访问时间要求。
之前， G拉低（T的数据建立时间
SU
）不得超过地址有效到ALE低（T
AV-
有限责任公司
）减去PCB的线路延迟时间（取决于电容性负载） 。
图13 。
外部SRAM连接到AVR
D[7:0]
AD7 ： 0
ALE
D
G
Q
A[7:0]
AVR
A15:8
RD
WR
上拉和总线保持
SRAM
A[15:8]
RD
WR
在AD7上拉： 0端口可如果相应的端口寄存器被激活
写入1 。以减少睡眠模式下的功耗，因此建议以除
能上拉通过写端口进入睡眠之前注册到零。
该XMEM接口还提供了总线保持在AD7 ： 0的行。该总线保持
在“外部存储器控制稳压描述可以被禁用，并在软件中启用
存器B - XMCRB “启用第30页上，巴士老板将确保定义的逻辑
当这些线，否则将三态总线0 ：对AD7级（零次或一次）
在XMEM接口。
定时
外部存储设备具有不同的时序要求。为了满足这些要求
ments ，在AT90CAN128 XMEM接口提供了四个不同的等待状态，如图
在表3中要考虑外部存储器的时序要求是很重要的
设备选择等待状态之前。最重要的参数是所述接入
时用于外部存储器相比AT90CAN128的建立要求。
对外部存储器的存取时间被定义为在时间接收来自所述
片选/地址信号直到这个地址的数据实际上是驱动总线上。该
访问时间不能大于ALE脉冲时必须置低电平，直到数据
是在读出时序稳定（见T
LLRL
+ t
RLRH
- t
DVRH
表142通过表
149 ） 。不同的等待状态设置软件。作为附加的功能，它是POS-
sible划分外部存储器空间这两个部门与个人的等待状态
26
AT90CAN128
4250E–CAN–12/04
