DM9102A
单芯片快速以太网NIC控制器
其他功能（ Xxxxxx0c - PCILT ）
31
BIST
机内自测试
头型
延时定时器总线主机
缓存行大小为内存读
24
23
头型
16 15
延时定时器
8
7
缓存行大小
0
位
31:24
23:16
15:8
默认
00h
00h
00h
TYPE
RO
RO
RW
7:0
00h
RO
描述
内置自测试（ 00H表示不执行）
报头类型（ 00H表示与预定义的头类型单功能）
延时定时器总线主机。
延迟计时器是由系统保证和时钟周期进行测定。
当FRAME ＃断言在一个主周期的开始由DM9102A ，
该值将被复制到一个计数器，并开始向下计数。如果该模架＃是
解除断言之前计数期满时，该值是没有意义的。当计数
到期之前， GNT ＃被拉高，主交易将被终止
一旦GNT ＃被除去。
而GNT ＃信号是除去并且计数器不为零，则DM9102A将
继续用它的数据传输，直到计数到期。系统主机会读取
MIN_GNT和MAX_LAT寄存器来确定等待时间要求的
设备然后初始化延迟定时器与适当的值。
的延时定时器的复位值由BIOS决定的。
缓存行大小为内存读取模式选择（ 00H表示不
实施使用）
I / O基地址（ Xxxxxx10 - PCIIO ）
31
I / O基地址
I / O基地址
PCI I / O范围
I / O或内存空间指示
8 7
0000000
1
1
0
18
最终科幻
版本： DM9102A - DS- F03
2000年8月28日
