DM336P
集成的V.34数据/传真/语音/扬声器调制解调器设备设置
。 FIFO控制寄存器（ FCR ） ：地址2
复位状态00H ，只写
位7位6位位第3位
bit2
bit1
bit0
5 4
RCVR RCVR 0 0 TxFIFO的DMA FIFO RXFIFO
Trig触发
模式复位复位ENABL
（MSB） （ LSB）的
e
这是一个只写寄存器，在相同的位置
原居民代表，这是一个只读寄存器。该寄存器
用于使能FIFO中，清除FIFO中，设置
RXFIFO触发电平，以及选择的DMA的类型
信号。
位0 ：写1到FCR0使发送和
接收FIFO 。重置FCR0将清除所有
在这两个字节的FIFO 。当从FIFO改变
模式字符模式（反之亦然） ，数据
自动地从FIFO中清除。
第1位：写1到FCR1清除了所有字节
RXFIFO和计数器复位逻辑0 。
第2位：写1到FCR2清除了所有字节
TxFIFO的和计数器复位逻辑0 。
第3位：设置FCR3 1将导致RXRDY和
TXRDY引脚模式从0变为1模式
如果FCR0 = 1 。
位4-5 ：保留
位6-7 ： FCR6 ， FCR7用于设置触发电平
为RXFIFO中断。
FCR6
0
0
1
FCR7
0
1
0
RXFIFO触发电平
01
04
08
该寄存器可保持与兼容性
标准的16550寄存器集，并提供了
用于信息到内部硬件
确定每个字符的比特数。
WLS1
0
0
1
1
WLS2
0
1
0
1
字长
5位
6位
7位
8位
位0-1 ： WLS0-1指定在每个比特数
发送和接收串行字符。
第2位：该位指定停机位的数量
每个传输的字符。如果位2为逻辑0时，
一个停止位是在发送数据中生成的。
如果位2为逻辑1时，一个5比特的字长度是
通过位0和1 ，一个半停止所选
产生的。如果位2为逻辑1时，无论是
6-， 7-或8-位字长被选择时，两个止
生成的位。接收器检查
第一个停止位只，无论数量
选择停止位。
位3 ：逻辑1指示在PC已使
奇偶产生和校验。
位4 ：逻辑1指示在PC正在请求
甚至要发送的逻辑1的数目或
检查。逻辑0时，表示在PC是
要求奇校验生成和检查。
位5：当位3 ， 4和5是逻辑1时，奇偶校验位是
发送和由接收器作为检查
逻辑0。如果位3和5是1和第4位为逻辑0 ，
然后奇偶校验被发送且检测结果
逻辑1 。
第6位：这是一个间隔控制位。当它被设置为
逻辑1 ，表示中断条件。
第7位：除数锁存访问位必须设置为
逻辑1访问的除数锁存器
一个读或写操作过程中的波特率发生器。
它必须被设置为逻辑0来访问接收
缓冲，发送器保持寄存器，或
中断使能寄存器。
。线路控制寄存器（ LCR ） ：地址3
复位状态00H ，只写
位7位6位5位4位3位2位1位0
DLAB SBRK STP EPS PEN STB WLS1 WLS0
最终科幻
版本： DM336P - DS- F02
2000年8月15日
11
