DS21Q55DK四路T1 / E1 / J1收发器开发
注册名称：
SYSCLKT
注册说明：
DS21Q55 TSYSCLK引脚设置
寄存器偏移量：
0x0013
位＃
名字
默认
7
R4S1
0
6
R4S0
0
5
R3S1
0
4
R3S0
0
3
R2S1
0
2
R2S0
0
1
R1S1
0
0
R1S0
0
0位为1 ： DS21Q55端口1 TSYSCLK源（ R1S0 ， R1S1 ）
源为TSYSCLK 1被定义为如表4所示。
2位至3 ： DS21Q55端口2 TSYSCLK源（ R2S0 ， R2S1 ）
源为TSYSCLK 2定义如表4所示。
4位至5 ： DS21Q55端口3 TSYSCLK源（ R3S0 ， R3S1 ）
源为TSYSCLK 3定义如表4所示。
6位7 ： DS21Q55端口4 TSYSCLK源（ R4S0 ， R4S1 ）
源为TSYSCLK 4定义如表4所示。
表4. TSYSCLKx源定义
RxS1 ， RXS0
00
01
10
11
TSYSCLK
X
连接
驱动TSYSCLK
X
与使用，1.544MHz时钟
驱动TSYSCLK
X
与2.048MHz的时钟
驱动TSYSCLK
X
与8.192MHz的时钟
驱动TSYSCLK
X
与DS21Q55港
X
BPCLK
注册名称：
SYSCLKR
注册说明：
DS21Q55 RSYSCLK引脚设置
寄存器偏移量：
0x0014
位＃
名字
默认
7
T4S1
0
6
T4S0
0
5
T3S1
0
4
T3S0
0
3
T2S1
0
2
T2S0
0
1
T1S1
0
0
T1S0
0
0位为1 ： DS21Q55端口1 RSYSCLK源（ T1S0 ， T1S1 ）
源为RSYSCLK 1被定义为如表5所示。
2位至3 ： DS21Q55端口2 RSYSCLK源（ T2S0 ， T2S1 ）
源为RSYSCLK 2定义如表5所示。
4位至5 ： DS21Q55端口3 RSYSCLK源（ T3S0 ， T3S1 ）
源为RSYSCLK 3定义如表5所示。
6位7 ： DS21Q55端口4 RSYSCLK源（ T4S0 ， T4S1 ）
源为RSYSCLK 4定义如表5所示。
表5. RSYSCLKx源定义
TxS1 ， TXS0
00
01
10
11
RSYSCLK
X
连接
驱动RSYSCLK
X
与使用，1.544MHz时钟
驱动RSYSCLK
X
与2.048MHz的时钟
驱动RSYSCLK
X
与8.192MHz的时钟
驱动RSYSCLK
X
与DS21Q55港
X
BPCLK
8 31
