DS21Q55DK四路T1 / E1 / J1收发器开发
FPGA控制实例
情景1 ： DS21Q55到/从DK2000
DS21Q55
TSER
TCLK
BPCLK
TSYNC
RSER
RCLK
BPCLK
rsync的
XO
DK2000
PCM_TXD
PCM_TCLK
PCM_TSYNC
PCM_RXD
PCM_RCLK
PCM_RSYNC
表8. FPGA配置方案＃ 1 （端口1 ， T1模式）
注册
MCSR
TCSR
SYSCLKT
SYSCLKR
SYNC1
SYNC2
SYNC3
TSERS
PRSER
PSYNC
PCLK
环境
0X01
0X00
0X00
0X00
0X00
0X01
0X00
0X02
0X01
0X00
0X44
功能
驱动器DS21Q55端口1和3 MCLK与2.048MHz的
开车TCLK与1.544MHz
开车TSYSCLK与1.544MHz
开车RSYSCLK与1.544MHz
三态驱动器的FPGA引脚DS21Q55 TSYNC1
开车TSSYNC1与RSYNC1
三态驱动器的FPGA引脚DS21Q55 RSYNC
开车DS21Q55 TSER1从PCM总线数据
开车DS21Q55 RSER1到PCM总线
PCM RSYNC和PCM TSYNC被DS21Q55端口1 RSYNC提供，
TSYNC （分别）
PCM RCLK和TCLK由端口1 BPCLK驱动
14 31
