AD9200
接地和布局规则
数字输出
如为任何高性能装置的情况下，适当的地面
荷兰国际集团和布局技术是实现最佳至关重要
性能。在AD9200的模拟和数字地
已经分开来优化收益管理
电流在一个系统中。理由应靠近连接
ADC。所以建议的印刷电路板（PCB）
至少四层，采用地平面和电源平面，
用于与AD9200 。使用接地和电源层的
具有明显的优势：
1.环路面积的最小化由信号所包括
和它的返回路径。
2.阻抗的最小化与接地有关的
和电源路径。
3.电源平面形成的固有的分布电容，
印刷电路板的绝缘和接地平面。
这些特征导致两种减少电 -
磁干扰（EMI）和在全面改善
性能。
设计一个布局，防止噪声从cou-是很重要
耦到输入信号。数字信号不应在运行
与输入信号迹线平行且应该被路由远
来自输入电路。单独的模拟地和数字地
应在固体下的AD9200连接在一起，直接
接地平面。电源和接地回路电流必须
精心管理。根据经验，混合信号的一般规则
布局决定了从数字电路的回路电流
不应该通过关键的模拟电路。
每个芯片上的缓冲器为AD9200的输出比特
（D0 -D9 ）从DRVDD电源引脚供电，分离
从AVDD 。输出驱动器的尺寸以适应各种
逻辑系列的同时最大限度地减少毛刺的能量的量
产生的。在所有情况下，一个扇出一个建议保持
在下面指定的输出数据位的容性负载
20 pF的水平。
对于DRVDD = 5 V时， AD9200的输出信号摆幅相容
IBLE既高速CMOS与TTL逻辑系列。为
TTL模式， AD9200片上，输出驱动器被设计为
支持多种高速TTL家庭（F ， AS ， S）的。为
应用中的时钟速率低于20 MSPS，其他的TTL
户可能是合适的。对于低电压接口
CMOS逻辑， AD9200维持20 MSPS操作
DRVDD = 3V。在任何情况下，请检查你的逻辑系列数据表
用于与AD9200数字规格表的相容性。
三态输出
在AD9200的数字输出可以被放置在一个高
通过设置三态引脚为高阻状态。
这个功能被提供，以便在电路测试或评估。
英文内容
–23–
