位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1149页 > AD9200LQFP-EVAL > AD9200LQFP-EVAL PDF资料 > AD9200LQFP-EVAL PDF资料1第15页
AD9200
差分输入操作
在AD9200接受差分输入信号。此功能
也可以使用由短路REFTS和REFBS和驱动它们
作为差分信号的一个支腿（顶部支腿被打入
AIN ） 。在下面的结构中， AD9200是接受一
1 V P-P的信号。见图29 。
AD9200
艾因
1V
AVDD/2
REFTS
REFBS
VREF
1.0 F
0.1 F
REFBF
0.1 F
10 F
0.1 F
REFTF
0.1 F
2V
在AD9200的流水线结构操作上都
输入时钟的上升沿和下降沿。为了最大限度地减少责任
周期变化的推荐逻辑系列驱动时钟
输入是高速或先进的CMOS （ HC / HCT ， AC / ACT ）
逻辑。 CMOS逻辑电路同时提供对称的电压阈值
水平和足够的上升和下降时间，支持20 MSPS
操作。的AD9200被设计为支持的转化率
20 MSPS ;在稍快的时钟频率运行的部分可
是可能的，虽然在降低的性能水平。相反，
一些轻微的性能提升可能被实现
时钟的AD9200在较低的时钟速率。
S1
类似物
输入
S2
S4
t
C
t
CH
t
CL
S3
REFSENSE
模式
输入
时钟
AVDD/2
25ns
图29.差分输入
操作的AD876模式
数据
产量
数据1
该AD9200可下降到AD876插座。这将
让AD876用户采取降低功耗的优势
在3.0 V上运行的AD9200时消耗实现
模拟电源。
图30显示了AD876和AD9200的引脚功能。
接地REFSENSE引脚和浮动MODE引脚effec-
tively把AD9200的外部基准模式。该
为AD876的外部基准输入现在将放置在
在AD9200的基准电压引脚。
钳位控制将由AD876插座接地。该
AD9200具有3个时钟周期的延迟相比， 3.5个周期的延迟
的AD876 。
4V
艾因
2V
4V
10 F
2V
0.1 F
0.1 F
NC
AVDD
0.1 F
REFBF
REFBS
模式
REFSENSE
钳
CLAMPIN
OTR
VREF
0.1 F
REFTS
REFTF
图31.时序图
由输出缓冲器的功耗主要是比例
佐丹奴国的时钟频率;在降低时钟速率运行
提供了功耗的降低。
数字输入和输出
每个AD9200的数字控制输入，三态
和STBY是参考模拟地。该时钟也
参考模拟地。
数字输出的格式为标准二进制（见图
32）。低功率模式的功能被设置，使得对于待机
= HIGH和时钟禁用时， AD9200的静态功耗
将降到5毫瓦。
OTR
AD9200
–FS+1LSB
· FS
+ FS
+FS–1LSB
图32.输出数据格式
三
状态
图30. AD876模式
时钟输入
t
DHZ
数据
(D0–D9)
高
阻抗
t
DEN
在AD9200的时钟输入在内部缓冲与逆变器
动力从AVDD引脚。此功能允许AD9200
以适应+5 V或3.3 V CMOS逻辑输入信
最终波动与CLK引脚的输入阈值名义上
在AVDD / 2 。
图33.三态时序图
英文内容
–15–
