NJ88C24
1
时钟
2
3
4
5
(15)26
(16)27
(17)28
启用
数据
A
6
A
5
A
4
A
3
A
2
(M
2
)R
2
(M
1
)R
1
(M
0
)R
0
图6时序图，显示编程细节
相位比较器
从合成器环路输出噪声与环路增益：
K
PD
K
VCO
N
哪里
K
PD
是相位检测器常数（伏特/弧度） ，
K
VCO
is
VCO的常数（弧度/秒/伏）和
N
是整个环路师
比。当
N
大，环路的增益为低，噪声可以是
减小通过采用相位比较器具有高增益。
在NJ88C24的采样和保持相位比较器具有
高增益，并且使用双采样技术，以减少
杂散输出到一个较低的水平。
一个标准的数字相位/频率检测器驱动一个三
态输出， PDB ，提供了一个“粗糙”的错误信号，使
信道之间的快速切换。
该PDB输出有效，直到相位误差范围内
采样和保持相位检测器的窗口，当PDB变
高阻抗。锁相被指示在该点通过一个低
在LD的水平。该采样和保持相位检测器提供了一个
“精”的错误信号，以实现进一步的相位调整，并持有
环锁。内部产生的斜坡，由受控
无论从参考和主分频器链的数字输出，
被采样的基准频率，得到“精”的错误
信号， PDA 。当相位锁定，这个输出是典型的
在（V
DD
2V
SS
）/ 2以及任何来自该偏移将是成比例
相位误差。
本之间的关系偏移和相位误差是
相位比较器增益
K
PDA
，这是可编程的以
外部电阻，R B ，和一个电容器， CAP 。内部
50pF的电容器中使用的采样和保持比较器。
晶体振荡器
当使用内部振荡器，其稳定性可以是
在高频率下通过包含一个电阻器的增强的
之间的OSC OUT引脚和其它组分。值
之间150Ω和270Ω建议，根据不同的
水晶串联电阻。
编程/ POWER UP
数据和信号输入引脚不应该投入应用
他们之前Ⅴ的应用
DD
，否则闩锁可
发生。
5
