总线信号配时
图11
提供了一种通过UPM的数据节拍控制所述输入数据的定时，其中DLT3 = 1在UPM
RAM的话。 （这只是其中的数据被锁存， CLKOUT的下降沿的情况下）。
CLKOUT
TA
B20
B21
D[0:31]
当UPM在内存控制器控制图11.输入数据的时序和DLT3 = 1
图12
通过
图15
为外部总线读通过各种GPCM因素控制的定时。
CLKOUT
B11
TS
B8
A[0:31]
B22
CSX
B25
OE
B28
WE [ 0：3]
B18
D[0:31]
B19
B26
B23
B12
图12.外部总线读时序（ GPCM控制- ACS = 00 ）
MPC885 / MPC880硬件规格，第3版
27
飞思卡尔半导体公司
