CS7654
电路板设计和布局
注意事项
印刷电路布局应优化
在CS7654最低的噪声置于尽可能靠近
输出连接器成为可能。所有的模拟电源
走线应尽可能短，以减少IN-
导电的铃声。
一个设计良好的配电网络是上课 -
sential在消除数字开关噪声。该
接地平面必须提供一个低阻抗重新
转路径的数字电路。 PC板带
建议四层minimun 。该
接地层应作为一个屏蔽来隔离
从模拟走线的噪音。顶层（1）
应保留模拟的痕迹，但数
痕迹可以共享这个图层如果数字信号具有
低边沿速率和开关的电流很小，或者如果它们是
由signigicant从模拟痕迹分离
距离（取决于它们的频率成分和
电流）。然后在第二层应该是
接地平面，随后由模拟电源面
在层3和层上的数字信号层
4 。
放置在尽可能靠近所有去耦电容
该装置成为可能。表面贴装电容器
一般电感相比径向引线或更低
轴向引线元件。表面贴装帽应
是在PCB的元件侧的地方到最小值，以
电感减到造成电路板通孔。任何孔，
特别地，应该尽可能地大
以减少其感应效果。
数字互连
数字的CS7654的输入和输出
应从模拟输出分离为多
成为可能。使用单独的信号层时
在可能的和不传输数字信号
模拟电源层和接地层。
来自数字部分的噪声是相关的digi-
TAL边沿速率使用。振铃，过冲，欠
拍摄和地面反弹都与边缘
率。使用较低的速度逻辑，如HCMOS的
主机接口，以降低开关噪声。为
视频输入端口，更高速度的逻辑是重新
quired ，而是用最慢的实际边沿速率重新
领袖的噪音。为了降低噪声，重要的是要
匹配的源阻抗，线路阻抗和
负载阻抗尽可能。一般地，如果
行长度大于四分之一的信号
边沿速率，线路终端是必要的。铃声
还可以通过阻尼线用SE-减少
里斯电阻（ 22-150
).
在极端情况下，它
可以建议使用微带技术来
进一步降低辐射开关噪声，如果速度非常快
边沿速率（ <2 NS）的使用。如果微带技
niques时，分裂的模拟和数字地面
飞机和使用正确的RF去耦技术。
电源和地平面
电源层和接地层需要隔离的差距
中的至少0.05"以减少数字开关噪声
对模拟信号和部件的影响。一
拆分模拟/数字接地层应CON
已连接在一个点上尽可能接近的
CS7654.
电源去耦
开始通过降低电源纹波和布线
通过将一个大的（ 33-100 μF ）线束电感
电容尽量靠近电源输入点为POS-
sible 。使用单独的电源层或走线的
即使使用了数字和模拟部分
同一电源。如果需要的话，进一步隔离数字
电源和模拟电源通过使用铁氧体磁珠
每个电源分支其次是低ESR capac-
itor 。
模拟互连
该CS7654应该尽可能靠近尽可能
输出连接器，以减少噪声干扰，
反射因阻抗不匹配。所有未使用
模拟输出应置于关机。这
降低该CS7654需要的总功率，
并消除呈现的阻抗失配
53
