CS7654
类似物
模拟时序
所有的CS7654模拟时间和顺序推导
从27 MHz的时钟输入。模拟输出是
通过在视频定时发生器内部控制
与主机和从机定时相结合。视频
输出信号为NTSC履行相应地
PAL规格。
作为该CS7654几乎完全是一个数字
电路，极大的已经采取谨慎措施，以保证模拟
指定登录时间和压摆率性能
在NTSC和PAL模拟规格。为参考
ENCE这个数据的模拟参数部分
片完全相同的性能参数。
这是用来控制内部控制寄存器中的位
数字放大器。该DAC的输出电平是否变形
罚款通过以下操作：
VREF / RISET = IREF
（例如， 1.232 V / 4K
= 308
A)
低阻抗模式COMP_VID / Y / C输出：
VOUT （ MAX）= IREF * 112.88 * 37.5
= 1.304V
高阻抗模式COMP_VID / Y / C输出：
VOUT （ MAX）= IREF * 28.22 * 150Ω = 1.304 V
数模转换器
该CS7654配备了三个独立的，
视频级，电流输出，数模转换
流器（DAC）的。他们是10位DAC工作在
一个27 MHz的2倍过采样率。所有这三个
DAC为残疾人和默认的低功耗
模式后， RESET 。每个DAC可以单独
断电和关闭。在输出电流 -
所有三个DAC的每个位是由大小决定
连接在ISET_DAC之间的电阻器的
引脚和电气接地。
VREF
的CS7654可以在有或没有辅助操作
外部参考电压。该CS7654是DE-
与内部参考电压发生器签署
它提供的VREF引脚VREFOUT信号。该
内部基准电压通过不使用
到VREF引脚的连接。 VREF引脚可以
还可以连接到一个外部精度
1.232伏参考，然后覆盖在 -
ternal参考。
亮度DAC
该SVID_Y销从一个10位的27 MHz驱动
电流输出DAC的内部接收
SVID_Y ，或亮度部分的视频信号的，
（只有黑色和白色） 。 SVID_Y被设计成
推动正确的视频电平为37.5
负载。为参考
ENCE本数据手册的详细的电气部分
为确切SVID_Y数字到模拟的AC和DC
性能数据。一个EN_L使能控制位
控制寄存器5 （ 0 × 05 ，在SA 0x00h ）提供
启用或禁用的亮度的DAC 。对于
全面禁止和低功耗运行的鲁
minance DAC可以通过完全被关闭
在控制寄存器4 SVIDLUM_PD控制位
（ 0 × 04 ，在SA 0x00h ） 。在这种模式下，导通，通过
控制寄存器不会瞬间。
ISET -DAC
所有三个CS7654数字到模拟转换器的
DAC的输出电流与归一个COM
周一ISET -DAC器件的引脚。 DAC输出电流
每比特租金由电阻的大小来确定
连接ISET -DAC销和电之间
地面上。典型的是4千欧， 1 ％的金属膜电阻器
应该被使用。于ISET电阻可以
通过以适应不同的视频用户改变
通过输出衰减后置滤波器，也以适应
个人首选的性能。
与ISET - DAC值的同时，用户
也可以独立地改变色度，亮度和
通过主机寻址的色同步信号幅度电平
30
