PCI4450 GFN / GJG
PC卡和OHCI控制器
SCPS046 - 1999年1月
PCI接口
本节介绍了PCI4450的PCI接口，以及设备如何响应和参与
PCI总线周期。该PCI4450提供了所有必需的信号， PCI主/从设备和可以工作在
无论是5 V或3.3 V PCI信号环境中通过连接V
CCP
终端所需的信令水平。
PCI总线锁定（ LOCK ）
在PCI规范中定义的总线锁定协议不极力推荐的，但设置在
PCI4450作为一个额外的兼容功能。在PCI锁定终端复用GPIO2和
终端功能默认为一个通用输入（GPI） 。使用LOCK的只支持
PCI到卡总线桥在下游方向（远离处理器） 。
PCI锁表示一个原子操作，可能需要多次交易来完成。当LOCK为
断言，非排他的交易可能继续当前未锁定的地址。提供赠款启动
在PCI总线上的事务不保证锁的控制;自己的下获得锁的控制权
协议。它有可能为不同的引发剂，以使用PCI总线，而一个单一的主保持锁的所有权。
为了避免混乱与PCI总线的时钟， CardBus的信号，这个协议是CBLOCK 。
代理可能需要做独家操作，因为内存的关键的内存访问可能被打破
成若干交易，但主人要专有权的内存区域。的粒度
锁定由PCI定义为16字节对齐。通过PCI定义的锁定协议允许一个资源的锁，而不
干扰非排他的，实时的数据传输，例如视频。
PCI总线仲裁器可以被设计成支持使用LOCK协议仅完成总线锁。在这
方案中的仲裁器将不授予总线的任何其他代理人（不锁母等），而LOCK是
断言。一个完整的总线锁可以对视频的性能显著影响。该仲裁器
支持完整的总线锁定必须授予总线的高速缓存来执行回写因窥探到修改
线时被锁定的操作正在进行中。
该PCI4450支持与PCI至PCI桥接器相关联的所有Lock协议一样，也定义为
PCI到CardBus桥。这包括禁用写邮递而被锁定的操作过程中，这
可以使用诸如PCI至PCI桥接器设备时，解决潜在的死锁。可以将潜在的死锁
如果一个目标的CardBus支持延迟交易和阻止访问的目标，直到它完成一个发生
延迟读。这个目标特性是由PCI 2.1规范禁止的，而问题是由解决
使用锁定PCI主。
加载子系统识别（ EEPROM接口）
子系统供应商ID寄存器和子系统ID寄存器组成的PCI配置空间双字
位于功能为0和1这双寄存器偏移量40H ，用于系统和选件卡（手机
坞）识别的目的，需要通过某些操作系统。这种独特的标识符实现
寄存器是PC '97要求。
在PCI4450提供了两种机制来加载一个只读值插入子系统寄存器。第一
机制依赖于系统BIOS提供的子系统ID值。默认的接入模式到
子系统的寄存器是只读的，但所述接入模式可以通过清零SUBSYSRW进行读/写
在系统控制寄存器位（位5的系统控制寄存器，偏移量为80h ） 。一旦该位被清除（ 0 ）
BIOS中可以写一个子系统标识值到偏移量40H的寄存器。 BIOS必须设置
SUBSYSRW位，使得子系统供应商ID寄存器和子系统的ID寄存器被限制为只读
访问。这种方法节省了执行串行EEPROM的附加成本。
在某些条件下，如在对接环境中时，子系统供应商ID寄存器和子系统号
寄存器必须通过一个串行EEPROM接口的唯一标识符。在PCI4450加载
从串行EEPROM数据的主总线复位后的双字。暂停输入门的
24
邮政信箱655303
达拉斯，德克萨斯州75265
