CHRONTEL
数字视频接口
CH7007A
的CH7007数字视频接口提供一个计算机图形之间的柔性数字接口
控制器和TV编码器集成电路形成了理想的质量/成本结构用于进行电视输出
功能。这个数字接口包括多达12个的数据信号和图4的控制信号，所有这些都是
受通过CH7007寄存器组可编程控制。这个接口可以被配置为8个
位或12位的输入操作中的复用模式。它也将接受的YCrCb或RGB （15， 16或24位
色彩深度）的数据格式，可以接受非隔行扫描和隔行扫描的数据格式。摘要
输入数据格式的模式如下：
表2.输入数据格式
公共汽车
宽度
传输模式
色彩空间和深度
格式参考
8-bit
8-bit
8-bit
12-bit
12-bit
2X-multiplexed
2X-multiplexed
2X-multiplexed
2X-multiplexed
2X-multiplexed
RGB 15位
RGB 16位
的YCrCb （24位）的
RGB 24
RGB 24
5-5-5过两个字节
5-6-5过两个字节
CB， Y0 ，铬， Y1 ， （ CCIR656风格）
8-8-8过两个字 - 'C'版
8-8-8过两个词 - “我”的版本
用于锁存并处理输入像素数据的时钟和定时信号是依赖于时钟模式。
该CH7007可以操作为主进行操作（在CH7007产生一个或者返回一个像素频率
相位对齐像素时钟或直接用于锁存数据） ，或从模式（图形芯片产生的像素时钟） 。
像素时钟频率将根据活动图像的大小（例如， 640×480或800×600）改变，所需要的
输出格式（NTSC或PAL ）和缩放所需的量。像素时钟可以要求为1X，2X或
3倍的像素数据速率（需100MHz的频率限制） 。在1X像素时钟的CH7007的情况下将
自动使用两个时钟沿，如果一个复用的数据格式被选择。
同步信号：
水平和垂直同步信号将通常由VGA控制器被提供，但也可以是
选择要由CH7007产生。在CCIR656样式输入（IDF = 9）的情况下，嵌入的同步也可以是
使用。在每一种情况下，水平同步信号的周期应等于像素时钟的持续时间，时间的第一
（总价值
像素/行X行总数/帧）
列
Table13
第29页（显示模式寄存器（00H）
描述）。水平同步的前缘被用来确定每行的开始。垂直同步
信号必须能够被设置为在所述第二值（总
像素/行X行总数/帧）
列
Table13
第29页。
主时钟模式：
的CH7007生成（在P- OUT脚输出）的时钟信号，该信号将被使用的
VGA控制器作为频率基准。 VGA控制器然后将生成的时钟信号，该信号将被输入
通过XCLK输入。这个呼入信号将被用于锁存（用和解复用，如果需要的话）的输入数据。该
XCLK输入时钟速率必须与输入数据速率相匹配，以及P- OUT时钟，还可以要求为1X，2X或3X
象素的数据速率。作为一种替代方法中，P- OUT时钟信号也可以用作输入时钟信号（接
直接向XCLK输入）来锁存输入数据。如果此模式的情况下，输入的数据必须满足设置和
保持时间相对于该XCLK输入（与仅内部调整为XCLK的极性） 。
从时钟模式：
VGA控制器将产生一个时钟，该时钟将被输入到该XCLK销（没有时钟信号
将在P- OUT引脚输出） 。这个信号必须与输入数据速率相匹配，必须发生在1X，2X或3X像素
数据速率，并且将用来锁存（和去复用（如果需要） ）接收的数据。另外，在图形芯片发送
返回到TV编码器的水平和垂直定时信号和像素数据，其每一个必须满足的
指定的建立和保持时间相对于所述像素时钟。
像素数据：
有源像素数据将有望在后复用率后，一个可编程的像素数倍
领先水平同步的边缘。换言之，指定水平后沿的值（作为像素计数），加
水平同步宽度将决定当芯片将开始采样像素。
6
201-0000-002第2.7版， 2000年8月23日
