页面
365
367
374
392
405, 407
425
434
442
464
467
469
470
474
476
483
499
505
509
511
512
530到532
550到579
749
项
外部复位图10-7时序
10.4.2 A / D转换器激活
10.6.6中断和模块停止模式
12.1.1特点
12.2.7串行状态寄存器的位7 ， 6 ， 2
图12-5示例串行传输流程
图12-10示例的多处理器系列
传输流程图
图12-15示例SCI初始化流程
智能卡的图13-2示意图
接口引脚连接
13.3.4寄存器的设置， SCR设置
比特率B（比特/秒）的各种表13-5范例
BRR设置
BRR设置的比特率如表13-6范例
B（位/秒）
图之间传递操作和13-5的关系
内部寄存器
固定时钟输出电平
14.1.1特点
14.5中断
15.1概述
16.1概述
16.2.1总线控制寄存器L（ BCRL ） ，第5位
表16-2操作模式和ROM区
17.3.2外部时钟输入
外部时钟，注意对外部时钟切换
第19章电气特性
附录E引脚状态在上电
调整
图修正
额外
额外
补充内容
表修订
补充说明
补充说明
注（ * ）加
图修正
补充说明
补充内容
补充内容
图加
描述和图
额外
补充内容
内容和表格添加
类型名称添加
类型名称添加
表修订
补充内容
额外
修订内容
额外
