标准芯片
BU2090 / BU2090F / BU2090FS /
BU2092 / BU2092F / BU2092FV
电路操作销被发送到12位的移位寄存器上的时钟脉冲的上升沿。接着，它
的数据的逻辑
从Q0转移到Q11的每一个时钟上升沿。
为BU2090 / F / FS
当DATA引脚为低电平的时钟下降沿时，数据不改变它的输出状态。它仅错开
内部移位寄存器。然而，当DATA引脚为高电平时， 12位的移位寄存器的内容被锁存和
输出到对应的Q0到Q11 。
时钟
数据
Q11
Q10
Q9
Q8
Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0
注1 ）
显示输出不稳定。
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
注2 ）上拉电阻被连接到输出引脚。
图3的操作时序图
8
