1.0产品说明
1.2引脚说明
Bt8110/8110B
高容量ADPCM处理器
表1-4 。 Bt8110 / 8110B硬件信号定义
（ 1/2）
PIN标签
时钟
信号名称
时钟
I / O
I
德网络nition
提供给Bt8110 / 8110B的系统时钟。最大时钟
频率为16.5兆赫，而且它必须具有最小的高和低
27毫微秒（ 45％至55 ％的占空比为16.5兆赫，或22％的时间
以在8.192兆赫78％）。
提供输入和输出同步。
选择符合ANSI T1.303-1989和算法复位功能
ITU -T G.726 。
主动当平行ADPCM输入和输出使能
交错模式，并积极为PCM输入和ADPCM
在编码方式输出。该引脚在解码模式下被禁用。
活跃在并行PCM输入和输出使能
交错模式，并积极为ADPCM输入和PCM
解码器模式的输出。该引脚在编码器模式下被禁用。
该引脚在交错复用PCM和ADPCM信号
模式;用于编码器模式的ADPCM信号的PCM信号，并
解码器模式。
该引脚在交错复用PCM和ADPCM信号
模式;用于编码器模式为PCM信号的ADPCM信号，并
解码器模式。
控制信号，使并行输入。不影响并行
输出（ D [ 7：0] ），它总是可用的。在Bt8110B ，这
信号具有额外的功能（见注中
第2.2.1.1 ） 。
并行输入数据总线。最显著位（符号位为
PCM， I1为ADPCM）上出现的PSIG [7] 。该输入总线也
用于指示的ADPCM字长时嵌入解码是
进行。当串行输入时，这些输入应留
悬空（内部上拉下拉电阻在内）除
需要嵌入式解码。
在Bt8110 ，这些信号是输入，从接收数据
外部查询表ROM 。这两个引脚上的数据还提供了
并行PCM和用于Bt8110 ADPCM输出功能。上
该Bt8110B ，这些信号是输出时的内部ROM被使用。
D [7 ]是在PCM和ADPCM数据的最显著位。
高电平有效的输入通过选择每个通道控制
微处理器接口。
活跃的高投入，使写操作
Bt8110 / 8110B 。在硬件模式下，该引脚使能透明
操作。
活性低的输入，它执行写操作的
Bt8110 / 8110B 。在硬件模式下，该引脚使能A律PCM
编码（低
μ律） 。
ALE为一微处理器产生的信号，其使得
Bt8110 / 8110B锁存的地址/数据总线上的地址。 ALE
是活性高的地址被闩上的下降沿
的信号。在硬件模式下，该引脚变为可选代码
输入。
微处理器7位地址和数据总线。
SYNC
时钟输入和串行接口
RESET
(1)
ADPCM_STB
同步
RESET
ADPCM频闪
I
I
O
PCM_STB
PCM频闪
O
serial_in
串行数据输入
I
SERIAL_OUT
串行数据输出
O
PSIGEN
并行信号启用
I
PSIG [7 ：0]的
并行接口
并行信号输入
I
D[7:0]
并行信号输出/
ROM中的数据输入
I / O
MICREN
(1)
CS
(1)
微处理器接口
微处理器启用
芯片选择
I
I
WR *
(1)
写*
I
ALE
(1)
P
地址锁存
启用。
I
AD [ 6：0]
P
地址/数据总线
I
1-10
科胜讯
100060C
