256MB ， 512MB ， 1GB无缓冲的SODIMM

DDR SDRAM

基于512Mb的B-模具200PIN SODIMM无缓冲（ X8 ， X16 ）

1.0订购信息

产品型号

M470L3324BT(U)0-C(L)CC/B3/A2/B0

M470L6524BT(U)0-C(L)CC/B3/A2/B0

M470L2923BN(V)0-C(L)CC/B3/A2/B0

密度

256MB

512MB

1GB

组织

32M ×64

64M ×64

128M ×64

部件组成

32Mx16 （ K4H511638B ） * 4EA

32Mx16 （ K4H511638B ） * 8EA

64Mx8 （ K4H510838B ） * 16EA

高度

1,250mil

1,250mil

1,250mil

注：有铅和无铅（无铅）可以通过PKG P / N被歧视

（T ： 66 TSOP使用含铅， U： 66 TSOP无铅）

（N ： 54 sTSOP使用含铅，V ： 54 sTSOP无铅）

2.0工作频率

CC(DDR400@CL=3)

速度@ CL2

速度@ CL2.5

速度@ CL3

CL- tRCD的-TRP

-

166MHz

200MHz

3-3-3

B3(DDR333@CL=2.5)

133MHz

166MHz

-

2.5-3-3

A2(DDR266@CL=2)

133MHz

133MHz

-

2-3-3

B0(DDR266@CL=2.5)

100MHz

133MHz

-

2.5-3-3

3.0功能

VDD ： 2.5V ± 0.2V ， VDDQ ： 2.5V ± 0.2V为DDR266 ， 333

VDD ： 2.6V ± 0.1V ， VDDQ ： 2.6V ± 0.1V的DDR400

双数据速率体系结构;每个时钟周期2的数据传输

双向数据选通[ DQ ] （ X4，X8 ）， & [L （ U） DQS ] （ X16 ）

差分时钟输入（ CK和CK ）

DLL对齐DQ和DQS与CK过渡转型

可编程只读潜伏期： DDR266 （ 2 ， 2.5个时钟） ， DDR333 （ 2.5时钟） ， DDR400 （ 3时钟）

可编程突发长度（ 2 ， 4 ， 8 ）

可编程突发类型（顺序&交错）

边沿对齐的数据输出，居中对齐数据输入

自动&自我刷新， 7.8us刷新间隔（ 8K / 64ms的刷新）

??串行存在检测与EEPROM

PCB ：身高 - 256 （非ECC / ECC SS ， 1250mil ） ， 512MB / 1GB （非ECC DS ， 1250mil ， ECC DS ， 1400mil ）

SSTL_2接口

66pin TSOP II & 54pin sTSOP II

（含铅&无铅（符合RoHS标准） ）

包

修订版1.5 2005年6月