位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1366页 > AD9236BRUZ-80 > AD9236BRUZ-80 PDF资料 > AD9236BRUZ-80 PDF资料1第15页
AD9236
2 V P-P输入范围。的相对信噪比的降低为3dB
从2 V P-P模式更改为1 V P-P模式下。
在SHA可以由保持信号源驱动
在允许的范围为所选择的参考范围内的峰电压
年龄。最小和最大共模输入电平
被定义为
VCM
民
=
VCM
最大
=
VREF
2
2
2V P-P
49.9
33
10pF
33
AVDD
VIN +
AD9236
VIN =
AGND
1k
0.1F
1k
03600-0-014
(
AVDD
+
VREF
)
图29.差分变压器耦合配置
最小共模输入电平使AD9236来
适应地面参考输入。
虽然最佳的性能达到了差
输入，单端的源可以被应用到VIN +或VIN- 。
在这种结构中，一个输入接受信号，而
相对输入应通过将其连接到一个被设置为中间电平
适当的参考。例如， 2V的峰 - 峰值的信号可以是
适用于VIN +而1 V基准电压施加到VIN- 。该
AD9236然后接受一个输入信号2 V之间变化
0V。在单端配置中，失真性能
相比于差速器壳体可显著降低。
然而，其效果是在较低的输入频率不太明显。
选择时，信号特征，必须考虑
一个变压器。大多数RF变压器饱和频率
几MHz以下，而且过多的信号功率也可以引起
磁芯饱和，从而导致失真。
单端输入配置
单端输入可以提供足够的性能
成本敏感的应用。在此配置中，有一个deg-
由于大radation中的SFDR和失真性能
输入共模摆幅（见图14） 。然而，如果
对每个输入源阻抗是匹配的，应该有
在SNR性能影响不大。图30详细说明了典型赎罪
GLE端输入配置。
差分输入配置
正如前面所详述，可达到最佳性能，同时
找到一个差分输入配置的AD9236 。为
基带应用中， AD8138差分驱动器提供
卓越的性能和灵活的接口ADC。该
在AD8138的输出共模电压非常容易设置
AVDD / 2，和驱动器可以在一个的Sallen Key滤波器被配置
拓扑以提供频带中的输入信号的限幅。
2V P-P
49.9
1k
0.33
F 1K
1k
0.1
F
1k
33
20pF
33
AVDD
VIN +
AD9236
VIN =
AGND
+
10
F
03600-A-015
图30.单端输入配置
时钟输入注意事项
1V P-P
49.9
499
1k
523
0.1F
1k
499
499
33
AVDD
VIN +
AD8138
20pF
33
AD9236
VIN =
AGND
03066-0-013
图28.差分输入配置使用AD8138
在第二奈奎斯特区域的输入频率以上，
大多数放大器的性能不能满足实现
在AD9236的真实表现。这是在中频更是如此
欠采样应用中，在70 MHz的频率
到100MHz范围正在采样。对于这些应用，
差动变压器耦合是推荐的输入
配置。并联电容器的值取决于
在输入频率和源阻抗和应
减少或消除。一个例子示于图29 。
典型的高速ADC利用两个时钟边沿产生一个
各种内部定时信号，并作为一个结果可能是敏感
略去时钟占空比。常用5％的容差要求
在时钟占空比，保持动力性能煤焦
Cucumis Sativus查阅全文。该AD9236包含一个时钟占空比稳定器
（ DCS）的重新定时的非采样边沿，提供一个内部
时钟信号具有标称50 ％的占空比。这允许一个宽
在不影响perform-范围的时钟输入占空比
ANCE的AD9236的。如示于图22中的噪声和失真
化性能几乎是平坦的，在30 ％至70 ％的占空比与
在DCS 。
占空比稳定器采用延迟锁定环（ DLL ）来cre-
吃了非采样边沿。其结果是，任何改动的SAM-
耦频率大约需要100个时钟周期，以允许
该DLL获取和锁定到新的利率。
版本A |第15页36
