牛津半导体有限公司
OX16PCI952
写EPP数据寄存器（ EPP数据写周期）
PCI CLK没有（ 1
st
交易）
1
- 启动PCI写来EPP数据寄存器
5
- 启动EPP的并行端口侧的数据写入周期。
8
- PCI事务完成了“重试” （在不影响正在进行的EPP写数据周期）为EPP周期不能超过16个PCI CLK周期完成
7-8
- 外设发出BUSY
11
- 主机（ BUSY采样后3个时钟周期）响应BUSY通过不声明AFD_N
13-14
- 外围拉高BUSY
16
- 主机通过发出STB_N和并口数据线（采样忙后的2个时钟周期）回应忙。
- EPP周期内完成。
PCI CLK没有（重试交易）
1
- 启动重试事务，对原始写入EPP数据寄存器
5
- 重试事务完成与“数据传输” ，而无需启动另一个EPP写数据周期。
Tafd （ PCI CLK为有效AFD_N ）
- 16ns的最大*
TSTB （ PCI CLK为有效STB_N ）
- 16ns的最大*
TPD （ PCI CLK到有效的并行数据） - 16ns的最大*
EPP写数据周期的持续时间取决于外设的占线线的定时响应和并行端口的过滤器。
例如波形禁用并行端口的过滤器。一个额外的2个PCI CLK的周期都将在主机中的响应会招致
周边繁忙的线路，当过滤器被启用。
*这些数值不包括外部寄生（板）电容的影响。
中文手册修订版1.1
第68页
