牛津半导体有限公司
OX16PCI952
2
B
LOCK
D
IAGRAM
Mode0
Fifosel
CONFIG
接口
SOUT [1 ：0]的
单[1：0 ]
RTS [1：0 ]
功能0
AD [ 31：0]
双
个UART
CTS [1 ：0]的
DSR [1 ：0]的
DCD [1：0 ]
的C / BE [3：0 ]
RI [1：0 ]
DTR [1 ：0]的
PCI CLK
RST ＃
IDSEL
FRAME ＃
IRDY ＃
TRDY ＃
停止＃
DEVSEL ＃
PAR
SERR ＃
PERR ＃
INTA ＃
INTB ＃
PME ＃
ACK ＃
功能1
PE
忙
XTLI
XTLO
时钟&
波特率
发电机
并行
PORT
SLCT
ERR ＃
SLIN ＃
INIT ＃
EE_DO
EE_CK
EE_CS
EE_DI
EEPROM
接口
AFD ＃
STB ＃
PD [ 7：0]
PCI
接口
打断
逻辑
MIO逻辑
MIO [1：0 ]
内部数据/控制总线
图1 ： OX16PCI952框图
中文手册修订版1.1
第6页
