牛津半导体有限公司
OX16PCI952
6
6.1
PCI牛逼
ARGET
C
ONTROLLER
手术
所有其他周期（ 64位，特殊的周期，版权所有
编码等）将被忽略。
该OX16PCI952响应以下PCI
交易： -
配置访问：
该OX16PCI952回应
类型0配置中读取，如果IDSEL写
信号被确认和总线地址选择
配置寄存器控制功能0或1的装置
通过这些配置的交易将响应
断言DEVSEL ＃ 。那么数据传输如下。任何
其他配置事务将被忽略
OX16PCI952.
IO读取/写入：
的地址与被比较
地址保留在I / O基地址寄存器
（巴）每个可用的功能， 。如果该地址落在
内的分配范围中的一个，该装置将
通过认定DEVSEL ＃做出响应，以在IO事务。
数据传输遵循这个地址的阶段。对于所有
模式，只有字节访问是可能的
函数棒（不包括本地配置
寄存器，其中WORD ， DWORD访问
支持）。对于IO访问到这些区域中，所述
控制器比较AD [ 1：0]与字节使能
如在PCI规范中定义的信号。访问
总是完成;但是，如果正确的BE信号
不存在，则交易将不会产生任何影响。
内存读/写：
这些都在同一个处理
方式的I / O事务，所不同的是存储器
范围内被使用。除存储器的
接入到本地配置寄存器，存储器
使用单字节的区域，如UART和
并行端口寄存器总是被扩大到双字
在OX16PCI952 。换句话说，该OX16PCI952
保留在单字节的区域每字节的DWORD 。
该设备允许用户定义活动字节
使用LCC道[ 4 ： 3 ]，这样以big-endian系统
硬件可自动交换字节通道。为
以单字节区域的存储映射的访问，所述
OX16PCI952比较断言字节使能带
所选择的字节车道LCC [ 4 ： 3 ] ，并完成
操作如果出现匹配，否则访问将
正常完成PCI总线上，但它没有
在UART或并行端口（如果可用）的效果。
该OX16PCI952将完成所有交易的
disconnect-与数据，即该设备将断言STOP ＃
沿着信号TRDY ＃ ，以保证总线主
不继续进行突发访问。的例外
这是重试，这将在响应被发信号到任何
访问而OX16PCI952从串行读
EEPROM 。
该OX16PCI952执行中速地址
由PCI规范定义的解码。它声称的
两个时钟后DEVSEL ＃总线信号FRAME ＃为第一
低采样所有总线事务帧，地址
该芯片。快背到后端的交易（以两者的功能）
由OX16PCI952作为目标，那么总线支持
主机可以进行写操作的交易速度更快序列
（当不需要帧间周转周期），以
该个UART ，德并行端口， PCI配置空间
h
和本地配置寄存器。内部的UART
在访问中插入零等待状态。
该设备支持的任意组合字节为使
访问的PCI配置寄存器和局部
配置寄存器。如果一个字节使能不被确认，
该字节是不受写操作和未定义
在读取数据返回。
该OX16PCI952进行奇偶校验生成和检查
在由PCI本地总线所限定的所有的PCI总线事务
标准。
注意，这是完全无关的串行数据
它是在UART功能模块中进行处理的奇偶
自己。
如果在PCI总线中发生奇偶校验错误
地址段，该装置将报告中的错误
通过断言SERR ＃总线信号的标准方式。但
如果该地址/命令组合被解码为有效的
访问时，仍然会完成交易，就好像
奇偶校验是正确的。
该OX16PCI952不支持任何类型的缓存或
内已经提供除了该数据缓冲
通过UART接口发送和接收数据FIFO 。大体，
在该装置的数据不能被预取，因为有
可能的副作用上读取。
中文手册修订版1.1
第14页
