引脚说明（续）
控制器接口（ MII & RMII ） [续]
针＃
85
67
48
29
引脚名称
RXER_ [3：0 ] /
RXD4_ [3 ：0]的
I / O
O
描述
接收错误输出。
这些接口输出断言
高有效编码或检测到其他特定网络编辑错误时，
在TP或FX输入，并同步输出的下降沿
RxClk为。
如果该信道被置于旁路4B5B解码器模式，这些
引脚侦察网络gured是科幻FTH RXD接收数据输出，
RXD4.
碰撞输出。
这些接口的输出被置为有效
被检测到的发射和接收的数据之间的高时，碰撞。
93
75
57
37
COL_ [3 ：0]的
O
管理接口（ MI ）
针＃
99
97
引脚名称
MDC
MDIO
I / O
I
I / O
描述
管理接口（ MI）时钟输入。
这MI时钟的变化
串行数据移入和移出的MDIO对上升沿。
管理接口（ MI）数据输入/输出。
这种双向的
引脚包含一个时钟输入和输出的上升沿串行数据
的MDC时钟。
无效的寄存器读选择
此低电平输入控制
从无效的（未使用）寄存器读取的默认值
位置。
1 =所有未使用的寄存器单元返回的“0000”的值时，
读取。
0 =所有未使用的寄存器位置返回' FFFF '的值读出时。
注意：
不提供版本B的产品。对版本B的产品全部
无效的寄存器单元，读时返回“0000”的值。
20
19
18
PHYAD [4： 2]
I
MI物理设备地址输入。
这些引脚设置三个
该PHY地址最显着的位。两个最显着的
所述PHY地址的位在内部设置为匹配通道
号，如下所示：
通道
通道
通道
通道
3
2
1
0
PHYAD1
1
1
0
0
PHYAD0
1
0
1
0
98
REGDEF
I
上拉
引脚说明
2002年4月，
版权所有 1999年-2002年由LSI Logic公司。版权所有。
118 7
