信息产业部包括四个发送数据比特（ TXD [ 3：0] ），发送时钟
（ TXCLK ） ，发送使能（ TXEN ） ，传输错误（ TXER ） ，四个接收
数据位（RXD [3： 0]） ，接收时钟（ RXCLK ） ，载波感测（CRS） ，
接收数据有效（ RXDV ） ，接收数据错误（ RXER ） ，以及碰撞
（COL） 。发送时钟（ TXCLK ）是一种常见的信号对所有四个
通道。所有其它信号都单独对每个信道。发送
和接收时钟频率为25 MHz的100 Mbps模式进行操作。
在发送端，将TXCLK输出频率为25 MHz连续运行。
当没有数据要发送时， TXEN必须被拉高。而
TXEN被拉高， TXER和TXD [ 3 ： 0 ]被忽略，没有数据
移入器件。当TXEN被置上的上升沿
TXCLK ，对数据TXD [3： 0 ]被移入设备上的上升沿
在TXCLK输出时钟。 TXD [ 3：0]输入的数据是半字节宽的分组数据
其格式为特定网络版的IEEE 802.3和显示
网络连接gure 3 。
当
所有的分组数据已被锁存到器件， TXEN必须
拉高上TXCLK的上升沿。
TXER也移入的TXCLK时钟的上升沿。 TXER是
发送错误的信号，当断言，将取代错误蚕食
代替被移入在TXD正常的数据半字节的[3 ：0]的
轻咬同时作为TXER断言。错误四位是
/ H /符号，如德网络定义在IEEE 802.3和显示
表3中。
因为CLKIN （输入时钟）产生TXCLK （输出时钟） ， TXD [ 3：0] ，
TXEN和TXER也主频在CLKIN的上升沿。
在接收端，只要没有检测到一个有效的数据报文时， CRS
和RXDV被拉高，并且RXD [ 3 ： 0 ]保持为低电平。当开始
被检测到的分组，在CRS上认定RXCLK的下降沿。该
RXDV的断言表示有效数据可在RXD [ 3：0] 。
数据可以使用RXCLK的上升沿被外部锁存。该
RXD [ 3：0]的数据具有相同的帧结构作为TXD [ 3：0]的数据，
特定网络版的IEEE 802.3和显示
网络连接gure 3 。
当数据包的末尾
被检测到， CRS和RXDV被释放，和RXD [ 3 ： 0 ]保持为低电平。
CRS和RXDV还停留无效，如果该通道处于连接失败状态。
RXER是断言当某些错误是收到错误输出
上一个数据半字节进行检测。 RXER被置上的下降沿
RXCLK为RXCLK时钟周期的持续时间，在此期间半字节
含有误差的RXD输出[3：0 ] 。
18 118
2002年4月，
L84225四100BaseTX的/ FX /的10BaseT物理学。层设备 - 技术手册
版权所有 1999年-2002年由LSI Logic公司。版权所有。
