AD5382
AD5382 INTERFACES
该AD5382包含并行和串行接口。
另外，串行接口可以被编程为
无论是SPI ， DSP ，MICROWIRE或我
2
C兼容型。该SER / PAR
引脚选择并行和串行接口模式。在串行模式下，
在SPI / I2C管脚用于选择DSP ， SPI ，MICROWIRE或我
2
C
接口模式。
该设备使用一个内部FIFO存储器，以允许高速
连续写入并行接口模式。用户可以CON组
tinue写入新数据的设备，而写指令是
被执行。 BUSY信号指示的当前状态
该装置中，将低而在FIFO中的指令被
执行。在并行模式下，最多128个连续的指令可以
被写入到FIFO中以最大速度。当FIFO是
满时，任何进一步的写入设备将被忽略。
为了最大限度地降低装置的所述功率消耗和
片内数字噪声，主接口只有上电时充分
当该设备正被写入时，即要在下降沿
WR或SYNC的下降沿。
图3和图5示出的时序图的串行写操作
在AD5382中的独立和菊花链模式。 24位
为串行接口数据字的格式示于表19中
A / B 。
当启用切换模式时，该引脚选择是否
数据写入到A或B寄存器。随着切换禁用，该位
应该被设置为零，以选择一个数据寄存器中。
读/写
是读或写控制位。
A4–A0
用于寻址的输入通道。
REG1和REG0
选择向其中写入数据的寄存器，如
表11所示。
DB13–DB0
包含所述输入数据字。
X
是不关心的状态。
独立模式
通过将DCEN （菊花链使能）引脚为低电平，待机动
独立模式已启用。该串行接口可与既有
连续和非连续的串行时钟。第一下落
SYNC的上升沿启动写周期和复位的计数器
计数的串行时钟的数目，以确保正确的
的比特数被移入串行移位寄存器。任何
在SYNC除了一个下降沿进一步的边都被忽略
直到24位时钟输入。如果在24位被移入后，
在SCLK被忽略。为了让其他串行传输带
地方，计数器必须由SYNC的下降沿复位。
DSP ， SPI ， MICROWIRE兼容的串行
接口
该串行接口能够以最小的三个操作
在独立模式下的电线或菊花链模式四线。
菊花链使得多台设备一起级联
增加系统通道数。该SER / PAR引脚必须连接
高， SPI / I2C引脚（引脚97 ）应接低电平，使
在DSP / SPI / MICROWIRE兼容的串行接口。在串行
接口模式下，用户不需要驱动并行
输入数据引脚。串行接口控制引脚
SYNC ， DIN ， SCLK标
3线接口引脚。
DCEN - 选择
独立模式或菊花链模式。
SDO -数据
OUT引脚的菊花链模式。
表19. 32通道， 14位DAC，串行输入寄存器配置
最高位
A / B
读/写
0
A4
A3
A2
A1
A0
REG1
REG0
DB13
DB12
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
最低位
DB0
第0版|第26页40
