MB91133/MB91F133
s
周边资源
1.总线接口
总线接口控制与外部存储器和外部I / O接口。
总线接口特性
24位（ 16 MB ）地址输出
8分之16位总线宽度可以被设置。
可编程“自动记忆等待”插入（最多7次）
支持“小端”模式
未使用的地址/数据引脚可以用作I / O端口。
时钟加倍如果外部总线超出25兆赫应该被使用。总线速度是CPU速度的1/2 。
地区
总共六种类型的芯片选择区域的总线接口进行制备。每个区域的位置可以是
每64 KB的随机排列，至少使用区域选择寄存器（ ASR1至5 ASR ）和区域屏蔽寄存器
（ AMR1 AMR的5）在4 GB的一个区域。区域0被分配给空间由ASR1指定的区域以外的
ASR5 。比00010000其他外部地区
H
到0005FFFF
H
有关重被认为是区域0 。
没有片选输出引脚，因此不需要设置。设置它的使用没有任何影响。
图4.1-1示出了其中区域1至5布置从00100000一例
H
到0014FFFF
H
在64 KB
单位。另外，图4.1-2示出了其中区域1被设置为00000000的一例
H
到0007FFFF
H
在512 KB
和区域2至5被布置为00100000
H
到004FFFFF
H
在1 MB单元。
00000000
H
00000000
H
00080000
H
00080000
H
CS0 （ 1兆字节）
000FFFFF
H
CS2 （ 1兆字节）
000FFFFF
H
0010FFFF
H
0011FFFF
H
0012FFFF
H
0013FFFF
H
0014FFFF
H
CS1 （ 64字节）
CS2 （ 64字节）
CS3 （ 64字节）
CS4 （ 64字节）
CS5 （ 64字节）
004FFFFF
H
003FFFFF
H
CS5 （ 1兆字节）
002FFFFF
H
CS4 （ 1兆字节）
001FFFFF
H
CS3 （ 1兆字节）
CS1 （ 512 K）
CS0 （ 512 K）
CS0
CS0
图4.1-1
区域布局示例1
图4.1-2
区域布局实施例2
39
