MB91101/MB91101A
（续）
内部乘法器/ AT指令级支持
32位有符号的乘法： 5次
符号16位乘法： 3次
中断（推PC和PS ） ： 6个周期， 16个优先级
外部总线接口
时钟倍频器：内置50 MHz的外部总线25 MHz工作频率
25位的地址总线（32兆字节的存储空间）
8位/ 16位数据总线
基本的外部总线周期： 2个时钟周期
对于下设置为64千字节的最低内存块的大小芯片选择输出： 6
接口支持各种存储技术
DRAM接口（区域4和5）
自动等待周期插入：灵活的设置，从0到7的每个区域
未使用的数据/地址引脚，可我们配置的输入/输出端口
支持小端模式（从区域1到5选择1区）
DRAM接口
2组独立的控制（区域4和5）
普通模式（双CAS DRAM ） /高速页面模式（单CAS DRAM ） /超DRAM
基本总线周期：通常5个周期， 2个周期的存取可能在高速页面模式下
可编程的波形：自动1周期的等待插入到RAS和CAS周期
DRAM刷新
CBR刷新（间隔时间可配置6位定时器）
自刷新模式
支持8/9 /10/ 12位的列地址宽度
2CAS / 1WE ， 2WE / 1CAS选择
高速缓存存储器
1 KB的指令高速缓存存储器
32块/方法， 4项（ 4字） /块
2路组相联
锁定功能：对于特定的程序代码驻留在内存中cashe
8通道
转让事件/外部引脚/内部资源的中断请求
传送顺序：步骤转移/块传输/突发性传输/连续传输
传送数据长度8位/ 16位/ 32位选择
NMI /中断请求允许暂时停止运作
3个独立通道
全双工双缓冲器
数据长度： 7位向9位（非奇偶校验），6位到8位（奇偶校验）
异步（启停系统） ， CLK同步的通信选择
多处理器模式
内部16位定时器（ U- TIMER）工作作为一个专有的波特率发生器：产生任何给定的波特率
使用外部时钟可以被用作一个传输时钟
错误检测：奇偶校验，帧，超限
DMA控制器（DMAC）
UART
2
