HIP6502B
VSEN1 （引脚3 ）
该引脚连接到3.3V存储器输出（V
OUT1
） 。在
睡眠状态时，此引脚通过内部调节到3.3V
调整管能够提供300mA（对典型值）的。该
在这个引脚活动状态电压从3.3V ATX提供
通过全面的N型MOS晶体管。在所有的操作系统
状态，在这个引脚上的电压监视欠压
事件。
表1. 5V
双
输出（V
OUT5
）真值表
EN5VDL
0
0
0
0
1
1
1
1
S5
1
1
0
0
1
1
0
0
S3
1
0
1
0
1
0
1
0
5VDL
5V
0V
记
0V
5V
5V
记
5V
评论
S0 ， S1国家（主动）
S3
保持以前的状态
S4/S5
S0 ， S1国家（主动）
S3
保持以前的状态
S4/S5
VCLK （引脚6 ）
该引脚是内部2.5V时钟片上稳压器的输出
(V
OUT4
） 。这种内部稳压器只能工作在主动
状态（ S0，S1 / S2），以及在任何睡眠状态被切断，
无论是芯片的CON组fi guration的。该引脚
对于欠电压事件监测。
注：组合不允许的。
描述
手术
该HIP6502B控制5输出电压（请参阅图
1 ，2和3）。它是专为微处理器的计算机
从应用的3.3V ， 5V ， + 5VSB和12V的输入偏置
ATX电源。该IC是由三个线性
控制器/调节器供给计算机系统的
3.3V
SB
和PCI插槽' 3.3V
AUX
电源（V
OUT3
） ，在2.5V
RDRAM和3.3V的SDRAM内存电源（V
OUT2
, V
OUT1
),
集成稳压器专门为2.5V时钟芯片
(V
OUT4
） ，双开关控制器提供的5V
双
电压（V
OUT5
） ，以及所有的控制和监测
需要的完整的ACPI实现的功能。
内部电路不允许从一个S3的转变
（挂起到内存）状态的S4 / S5 （暂挂到磁盘/软
关闭）状态，反之亦然。唯一“合法”的过渡是从
为激活状态（ S0，S1 ）到休眠状态（ S3，S5 ）和副
反之亦然。
功能时序图
图4至图6是时序图，详细介绍了功率
所有三个输出的响应于所述上/下序列
使能（ EN5VDL ）和睡眠状态引脚（ S3状态，
S5）中，以及将ATX电源的状态。
5VSB
S3
初始化
该HIP6502B在收到输入的自动初始化
力。在上电复位（ POR）功能不断
监控5VSB输入电源电压， 3.3V启动
SB
超过POR阈值后，软启动运行。在3毫秒
（典型值） 3.3V后，
SB
科幻nishes的斜坡上升时， EN5VDL
状态被锁定在与芯片进入坡道的
的电压的剩余部分，根据需要。
S5
3.3V,
5V, 12V
3V3DLSB
DLA
3V3DL
5VDLSB
5VDL
操作真值表
该EN5VDL引脚提供的支持或禁用的选择
5VDUAL输出S3和S4 / S5休眠状态。表1
说明与该输出真理的组合。
图4. 5V
双
时序图EN5VDL = 1 ;
3.3V
双
/3.3V
SB
在EN5VDL引脚的状态只能同时在改变
活性（ S0，S1 ）状态，当该偏置电源（ 5VSB销）是
下面POR水平，或在芯片关断（ SS引脚短路，
GND或在3毫秒5VSB的POR ） ;这种状态的变化
销，而在睡眠状态中被忽略。
7
