EDI88512CA
512Kx8单片SRAM ， SMD 5962-95600
特点
■
访问时间的15 ， 17 ， 20 ， 25 ， 35 ， 45 ， 55ns
■
数据保持功能（ LPA版）
■
TTL兼容的输入和输出
■
完全静态的，并没有时钟
■
组织为512Kx8
■
商用，工业和军用温度范围
■
32脚JEDEC批准进化引脚
陶瓷Sidebrazed 600万DIP （包9 ）
陶瓷Sidebrazed 400万DIP （ 326包）
陶瓷32引脚扁平封装（封装344 ）
陶瓷薄型扁平封装（封装321 ）
陶瓷SOJ （ 140包）
■
36脚JEDEC批准的革命引脚
陶瓷扁平封装（封装316 ）
陶瓷SOJ （ 327包）
陶瓷LCC （ 502包）
■
单+ 5V （ ± 10 ％ ）电源供电
该EDI88512CA是4兆位单片CMOS
静态RAM 。
32引脚DIP引脚排列坚持以JEDEC演化
tionary标准为四兆的设备。所有的32针
包是引脚对引脚升级为单芯片
使128K ×8的EDI88128CS 。引脚1和30 BE-
来的高阶地址。
36引脚引脚排列革命也坚持了
JEDEC标准为四兆的设备。岑
之三针电源和地引脚有助于减少噪音
高性能系统。 36引脚引脚排列也
使用户的升级路径，未来2Mx8 。
低功率版本，数据保留
（ EDI88512LPA ）也可用于电池供电
应用程序。军工产品可符合
附录A MIL -PRF- 38535的。
图。 1
引脚配置
36 P
IN
T
OP
V
IEW
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
I/O0
I/O1
I/O2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
P
IN
D
ESCRIPTION
32 P
IN
T
OP
V
IEW
32 V
CC
31 A15
30 A17
29我们
28 A13
27 A8
26 A9
25 A11
24 OE
23 A10
22 CS
21 I / O7
20 I / O6
19 I / O5
18 I / O4
17 I / O3
A
-18
I / O
0-7
数据输入/输出
A
0-18
WE
CS
OE
V
CC
V
SS
NC
地址输入
写入启用
芯片选择
OUTPUT ENABLE
电源（+ 5V± 10％）的
地
没有连接
B
LOCK
D
IAGRAM
存储阵列
地址
卜FF器
地址
解码器
I / O
电路
I / O
-7
WE
CS
OE
2002年8月修订版9
1
怀特电子设计公司 （ 602 ） 437-1520 www.whiteedc.com
