位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第100页 > STPCC0310BTC3 > STPCC0310BTC3 PDF资料 > STPCC0310BTC3 PDF资料1第47页
电路板布局
6.3.7数据读取（ MD [ 63 ： 0 ] ）
数据读取下面的仿真电路如图..
图6-17 。数据读取等效电路
DIMM2
DIMM1
10W
SDRAM
DQ
DIMM3
DIMM4
125mm
(0.9ns)
10mm
6.3.8数据掩码（ DQM [ 7 ： 0 ] ）
数据掩码负荷是相当类似的
数据信号。
6.3.9摘要
对于无缓冲DIMM地址/控制信号
将是，除非MEM-定时的最关键
储器控制器可被设计为建立这些显
的NAL提前一个周期。仿真结果表明
驱赶他们，对于这些信号的最好方法是
使用并行端接。对于应用程序
在速度不是那么关键的串联端接
可以使用，因为这将节省电力。使用低
这些关键的痕迹阻抗如50W是
推荐，因为它既减少了延迟和
过冲。
其他存储器接口信号通常会
是不一样重要的地址/控制信号
无缓冲DIMM 。当使用注册的DIMM
其它信号将可能是一样重要的
地址/控制信号，从而获得最大的
使用注册的DIMM时序受益
还应当在这种情况下考虑。运用
低阻抗传输线，也有利于对
其它信号，但如果它们的定时是不一样重要
地址/控制信号，它们可以用DE-
故障值。使用较低的阻抗意味着我们 -
荷兰国际集团更宽的迹线可以具有对一个冲击
董事会的路由。
47/51
RELEASE B
这是对正在开发或正在接受评估新产品的初步信息。详细信息如有变更，恕不另行通知。
