NCP3418 ， NCP3418A
应用信息
工作原理
该NCP3418和NCP3418A是单相的MOSFET
用于驱动两个N沟道MOSFET的优化驱动程序
同步降压转换器拓扑。该NCP3418
具有内部二极管，而NCP3418A需要
外部BST二极管为浮动顶部栅极驱动器。单一
PWM输入信号是必需的，以正确驱动所有
高侧和低侧MOSFET 。每个驱动程序
能够驱动一个3.3 nF的负载，频率高达500 kHz的。
低侧驱动器
低侧驱动器设计用于驱动
接地参考的低R
DS （ ON）
N沟道MOSFET 。该
电压轨为低侧驱动器内部连接到
在V
CC
电源和GND 。
当NCP3418使能时，低侧驱动器的
输出为180_的相位与所述PWM输入。当
设备被禁用，低侧栅极为低。
高侧驱动器
高边驱动器设计用于驱动一个浮动小
R
DS （ ON）
N沟道MOSFET 。偏置电压为高
侧驱动器是通过参考一个自举电路开发
SW 。自举电容应连接之间
在BST和SW引脚。
自举电路包括内部或外部的
二极管D1（其中的阳极连接到V
CC
） ，以及一个
外部自举电容C
BST
。当NCP3418是
启动时， SW引脚接地，因此自举电容
将充电到V
CC
通过D1 。当PWM输入为
高，高边驱动器将开始导通高边
MOSFET由负责拉出来的C
BST
。作为高侧
MOSFET导通， SW引脚将上升到V
IN
，迫使
BST引脚到V
IN
+ V
CC
，这是足够的栅极 - 源极
电压保持在MOSFET。为了完成周期，
高边MOSFET的拉动下闸关闭
要在SW引脚的电压。当低边MOSFET导通
上， SW引脚被保持在地。这允许引导
电容器充电至V
CC
再次。
高侧驱动器的输出是同相的PWM输入。
当设备处于关闭状态，高侧栅极为低。
安全定时器和重叠保护电路
门槛， DRVL将传输延迟后走高
(t
pdhDRVL
） ，将低侧MOSFET上。但是，如果
SW不低于4.0 V在300纳秒，安全计时器
电路将覆盖正常的控制方案和驱动
DRVL高。这将有助于确保如果高侧
MOSFET损坏关掉它不会产生过电压
在输出上。
类似地，为了防止在交叉传导
低侧MOSFET的关断和高侧
MOSFET的导通，重叠电路监测电压
在低侧MOSFET的通过DRVL销的栅极。
当PWM信号为高电平， DRVL会后低
的传播延迟（叔
pdlDRVL
） ，把低侧
MOSFET关断。然而，在高侧MOSFET之前可以
打开时，重叠保护电路等待电压
在DRVL下降到低于1.5V。一旦这种情况发生， DRVH
的传播延迟之后将变为高（叔
pdhDRVH
） ，转
高侧MOSFET上。
应用信息
供应电容的选择
对于电源输入（V
CC
）的NCP3418 ，本地旁路
电容建议，以减少噪音和供应高峰
操作过程中的电流。用1.0 4.7
MF，
低ESR
电容。多层陶瓷芯片（ MLCC ）电容
提供低ESR和小尺寸的最佳组合。
保持所述陶瓷电容器尽可能靠近于V
CC
和GND引脚。
自举电路
自举电路使用一个电荷存储电容器
(C
BST
）和内部（或外部）的二极管。选择
这些组件可在高侧MOSFET之后进行
已被选定。
自举电容必须有一个额定电压是
能够承受两倍的最大电源电压。一
最低50 V额定建议。电容
使用下面的公式确定：
CBST
+
QGATE
DV
BST
（当量1）
重叠保护电路防止两高侧
MOSFET和从正对在低侧MOSFET
同时，并最小化相关联的关断时间。这将
减少功率损耗的开关元件。重叠
保护电路由控制延迟来实现此
从关断高侧MOSFET ，以接通
低边MOSFET 。
为了防止高侧中的交叉导通
MOSFET的关断和低侧MOSFET的导通，
重叠电路监测的SW引脚的电压。当
PWM输入信号变低时， DRVH将后一变低
传播延迟（T
pdlDRVH
） ，把高压侧
MOSFET关断。然而，在低侧MOSFET之前可以
打开时，重叠保护电路等待在电压
SW引脚跌破4.0 V.一旦SW落在4.0 V以下
其中Q
门
是高侧的总的栅极电荷
的MOSFET ，并且
DV
BST
被电压降上允许
高边MOSFET驱动器。例如，一个NTD60N03有
总栅极电荷约30 NC 。对于允许的下垂
300 mV时，所需的自举电容为100 nF的。一
质量好的陶瓷电容应该被使用。
如果一个外部肖特基二极管将用于引导，
它必须承受额定最大电源电压
加任何峰值振铃电压可存在于西南。
平均正向电流可估计：
中频（AVG）
+
QGATE
FMAX
（当量2）
其中f
最大
为最大开关频率
控制器。峰值浪涌电流额定值应检查
在电路中，由于这是依赖于源阻抗
的12 V电源和C的ESR
BST 。
http://onsemi.com
7
