FLEX 8000可编程逻辑器件系列数据手册
时序模型
连续的，高性能的FastTrack互连路由
结构确保可预测的性能和精确的仿真和
时序分析。这种可预测的性能对比与对
的FPGA ，它使用一个分段的连接方案，因此有
不可预测的性能。时序仿真和延迟的预测是
可以用MAX + PLUS II仿真和时序分析器，或
工业标准的EDA工具。该仿真器同时提供预合成
功能仿真来评估逻辑设计的准确性和后
综合时序仿真0.1纳秒的分辨率。时序分析器
提供点至点的时间延迟信息，建立和保持时间
预测和器件级性能分析。
表8
通过
11
描述FLEX 8000定时参数和它们的
符号。
表8. FLEX 8000内部时序参数
符号
t
IOD
t
国际奥林匹克委员会
t
IOE
t
IOCO
t
IOSU
t
IOH
t
IOCLR
t
IN
t
OD1
t
OD2
t
OD3
t
XZ
t
ZX1
t
ZX2
t
ZX3
IOE寄存器数据延迟
IOE寄存器控制信号延迟
输出使能延时
IOE寄存器时钟到输出延迟
注（1）
参数
t
IOCOMB
IOE延迟组合
IOE寄存器时钟前准备时间; IOE后，异步清零寄存器的恢复时间
IOE寄存器保持时间后，时钟
IOE寄存器清零延迟
输入垫和缓冲延迟
输出缓冲器和垫延迟，缓慢的回转率=关闭，V
CCIO
= 5.0 V ， C1 = 35 pF的，
注（ 2 ）
输出缓冲器和垫延迟，缓慢的回转率=关闭，V
CCIO
= 3.3 V ， C1 = 35 pF的，
注（ 2 ）
输出缓冲器和垫延迟，缓慢的回转率=上， C1 = 35 pF的，
注（3）
输出缓冲禁用延迟， C1 = 5 pF的
输出缓冲器使能延迟，缓慢的回转率=关闭，V
CCIO
= 5.0 V ， C1 = 35 pF的，
注（ 2 ）
输出缓冲器使能延迟，缓慢的回转率=关闭，V
CCIO
= 3.3 V ， C1 = 35 pF的，
注（ 2 ）
输出缓冲器使能延迟，缓慢的回转率=上， C1 = 35 pF的，
注（3）
32
Altera公司。
