WM8199
PGA NODE ：增益调整
该信号然后由PGA增益相乘，
V
3
=
V
2
208 / （ 283- PGA [7： 0]） ...................................... ........
生产数据
等式。五
ADC模块：模拟 - 数字转换
然后将模拟信号转换为一个16位无符号数，以由配置的输入范围
PGAFS [1：0 ] 。
D
1
[15：0 ] = INT { （Ⅴ
3
/V
FS
)
65535 } + 32767 PGAFS [1： 0] = 00或01 ......
D
1
[15：0 ] = INT { （Ⅴ
3
/V
FS
)
65535}
PGAFS [ 1 ： 0 ] = 11 ...............
等式。 6
等式。 7
等式。 8
D
1
[15：0 ] = INT { （Ⅴ
3
/V
FS
)
65535 } + 65535 PGAFS [1：0 ] = 10 ...............
其中， ADC的满量程范围，V
FS
= 3V
输出倒置BLOCK ：极性调整
数字输出的极性可以通过控制位INVOP反相。
D
2
[15:0] =
D
1
[15:0]
D
2
[15:0] = 65535 –
D
1
[15:0]
（ INVOP = 0 ） ......................
（ INVOP = 1 ） ......................
等式。 9
等式。 10
输出格式
从ADC输出的数字数据是可用于通过在8或4位宽多路复用格式的用户
将控制位MUXOP [1：0 ] 。有效输出数据相对于VSMP延迟是可编程
通过写控制位DEL [1：0 ] 。的等待时间为每个模式中示出的操作模式的时序
图部分。
图14示出了输出的数据格式，对模式1 - 2和4 - 6。图15示出了输出数据
格式的模式3。表1概括了每一种格式中获得的输出数据。
MCLK
MCLK
8+8-BIT
产量
4+4+4+4-BIT
产量
A
B
8+8-BIT
产量
A
B
A
B
C
D
4+4+4+4-BIT
产量
A B A B C D
图14输出数据格式
（模式1
2, 4
6)
产量
格式
8+8-bit
复
4+4+4+4-bit
（半字节）
MUXOP [1 ：0]的
00, 01, 10
11
产量
引脚
OP [7 ：0]的
OP [7：4 ]
图15输出数据格式
（模式3 ）
产量
A = D15 ， D14 ， D13 ， D12 ， D11，D10 ， D9 ， D8
B = d7中，D6， D5 ，D4， D3 ，D2， D1，D0
A = D15 ， D14 ， D13 ， D12
B = D11，D10 ， D9 ， D8
C = d7中，D6 ，D5， D4
D = d3, d2, d1, d0
表如图14和图15中输出数据的1的详细信息。
w
PD版本3.2 2003年11月
16
