摩托罗拉
半导体技术资料
订购此文件
通过MCM69P735 / D
产品预览
MCM69P735
128K ×36位流水线
BurstRAM 同步
快速静态RAM
该MCM69P735是4M位同步快速静态RAM设计提供
可破裂的，高性能，在PowerPC 和其他二级高速缓存
高性能的微处理器。它是作为36位128K字
每一个。该器件集成的输入寄存器，输出寄存器，一个2比特的地址
计数器，和一个高速的SRAM到单个单片电路，用于减少部件
算上在缓存中的数据RAM的应用程序。同步设计允许精确周期
控制使用外部时钟（ K）的。
地址（ SA） ，数据输入（ DQX ） ，并且除了输出所有的控制信号
使能（G）和线性脉冲串顺序（LBO ）的时钟（K）控制通过正性
边沿触发的同相寄存器。
连发可以与任何ADSP ADSC或输入引脚启动。随后爆
地址可在内部由MCM69P735 （突发序列生成的
在直线或交错模式依赖于杠杆收购的状态运行）和
由脉冲串地址前进（ ADV）输入引脚控制。
写周期是内部自定时的通过的上升沿发起
时钟（ K）的输入。这个特性消除了复杂的片写脉冲的产生
并且提供了用于输入信号增加的定时的灵活性。
同步字节写（ SBX ） ，全球同步写（ SGW ） ，和同步的
理性写使能（SW）被提供给允许写入任一单个字节或
到所有的字节。的四个字节被指定为“a” ， “b”的， “ c”和“ d”按钮。 SBa型控制
DQA ， SBB控制DQB等各个字节写入，如果选择字节
写SBX被认定有SW 。所有字节写入如果任SGW断言
或者，如果所有的SBX和SW断言。
对于读周期，流水线SRAM的输出数据暂时由一个存储
边沿触发的输出寄存器，然后被释放到输出缓冲器，在下一
时钟的上升沿（ K） 。
该MCM69P735从3.3 V核心供电，所有输出工作
运行在3.3 V或2.5 V电源。所有的输入和输出JEDEC标
准JESD8-5兼容。
MCM69P735速度选择
速度
200兆赫
180兆赫
166兆赫
TKHKH
5纳秒
5.5纳秒
6纳秒
流水线
TKHQV
2.5纳秒
3.0纳秒
3.5纳秒
格局
0.5纳秒
0.5纳秒
0.5纳秒
HOLD
1纳秒
1纳秒
1纳秒
国际直拨电话
475毫安
450毫安
425毫安
PKG
PBGA
PBGA
PBGA
ZP包装
PBGA
CASE 999-01
3.3 V + 10 ％ ， - 5 ％，核心供电，工作于3.3 V或2.5 VI / O
供应
ADSP ， ADSC和ADV突发控制引脚
可选的突发排序顺序（线性/交织）
单周期取消时序
内部自定时写周期
字节写和全局写控制
PB1 2.0版兼容
JEDEC标准的119引脚PBGA封装
BurstRAM是摩托罗拉公司的一个商标。
在PowerPC是IBM公司，经许可使用的商标。
本文件包含有关正在开发的新产品信息。摩托罗拉保留不另行通知变更或终止本产品的权利。
6/10/97
摩托罗拉1997年公司
摩托罗拉快速SRAM
MCM69P735
1
