位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第833页 > MCM69P618CTQ7R > MCM69P618CTQ7R PDF资料 > MCM69P618CTQ7R PDF资料1第1页
摩托罗拉
半导体技术资料
订购此文件
通过MCM69P618C / D
64K ×18位流水线BurstRAM
同步快速静态RAM
该MCM69P618C是1M位的同步快速静态RAM设计为亲
韦迪一个破裂的，高性能的，二级缓存为68K系列，
的PowerPC ， 486 ， 1960 和奔腾微处理器。它是作为64K
也就是说每18位。该器件集成了输入寄存器，输出寄存器，
一个2位的地址计数器，并在一个单片电路高速SRAM
为减少零件数量在高速缓存中的数据RAM的应用程序。同步设计
允许与使用外部时钟（K）的精确的周期控制。 BiCMOS工艺税务局局长
cuitry减少的集成功能的整体功耗
更高的可靠性。
地址（ SA） ，数据输入（ DQX ） ，并且除了输出所有的控制信号
使能（ G）和线性突发顺序（ LBO ）的时钟（K ）通过控制
正边沿触发的同相寄存器。
连发可以与任何ADSP ADSC或输入引脚启动。随后爆
地址可在内部由MCM69P618C （突发序列生成的
在直线或交错模式依赖于杠杆收购的状态运行）和
由脉冲串地址前进（ ADV）输入引脚控制。
写周期是内部自定时的通过的上升沿启动
时钟（ K）的输入。这个特性消除了复杂的片写脉冲的产生
并且提供了用于输入信号增加的定时的灵活性。
同步字节写（ SBX ） ，全球同步写（ SGW ）和同步
异步的写使能软件提供了允许其写入单个字节
或两个字节。的两个字节被指定为“a”和“b”的。 SBa型控制DQA
和SBB控制DQB 。如果所选择的字节写入SBX单个字节写入
被认定与西南。这两个字节写入如果任SGW断言或者两者
SBX和SW断言。
对于读周期，流水线SRAM的输出数据暂时由一个存储
边沿触发的输出寄存器，然后被释放到输出缓冲器，在下一
时钟的上升沿（ K） 。
该MCM69P618C从3.3 V单电源供电，所有的输入操作
和输出LVTTL兼容，可承受5V电压。
MCM69P618C - 4 = 4 ns访问/ 7.5 ns的周期
MCM69P618C - 4.5 = 4.5 ns访问/ 8 ns的周期
MCM69P618C - 5 = 5 ns访问/ 10ns的周期
MCM69P618C - 6 = 6 ns访问/ 12 ns的周期
MCM69P618C - 7 = 7 ns访问/ 13.3 ns的周期
采用3.3 V单+ 10 ％ ， - 5 ％电源
ADSP ， ADSC和ADV突发控制引脚
可选的突发排序顺序（线性/交织）
内部自定时写周期
字节写和全局写控制
单周期取消时序
可承受5V电压上的所有引脚（输入和I / O ）
100引脚TQFP封装
MCM69P618C
TQ包装
TQFP
CASE 983A -01
在PowerPC是IBM公司，经许可使用的商标。
1960和Pentium是英特尔公司的商标。
REV 2
2/16/98
摩托罗拉公司1998年
摩托罗拉快速SRAM
MCM69P618C
1
