位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第350页 > IDTCSPU877ABVG > IDTCSPU877ABVG PDF资料 > IDTCSPU877ABVG PDF资料1第1页
IDTCSPU877A
1.8V PLL微分1:10 SDRAM时钟驱动器
商业级温度范围
1.8V锁相环
微分1:10 SDRAM
时钟驱动器
产品特点：
描述：
IDTCSPU877A
1至10差分时钟分配
在DDR2优化时钟分配（双倍数据速率）
SDRAM的应用
工作频率： 125MHz的到270MHz
极低的偏移：
≤
40ps
极低的抖动：
≤
40ps
1.8V AV
DD
和1.8V V
DDQ
CMOS控制信号输入
测试模式使缓冲区，同时禁止PLL
低电流关断模式
扩频输入时钟容限
有52球VFBGA和40引脚MLF封装
应用范围：
符合或超过JEDEC标准82.8注册DDR2
时钟驱动器
随着SSTU32864 / 65 /66， DDR2寄存器，提供了完整的
对于DDR2的DIMM解决方案
该CSPU877A是PLL基于时钟驱动器，作为一个零延迟缓冲器
分配一个差分时钟输入对（ CLK ，
CLK
）至10差动
输出对（Y
[0:9]
, Y
[0:9]
），以及一个差分对反馈时钟输出的
（ FBOUT ，
FBOUT ） 。
外部反馈引脚（ FBIN ，
FBIN ）
对于同步
输出到输入参考的设置。 OE ，操作系统，以及A
VDD
控制
掉电和测试模式的逻辑。当A
VDD
被接地时，PLL被接通
关闭和绕过测试模式的目的。当差分时钟输入
（ CLK ，
CLK ）
都为逻辑低电平时，该器件将进入低功耗关断模式。
在此模式下，接收器被禁止时，PLL被关断，且输出
时钟驱动器被禁用，从而以小于一个电流消耗装置
500A.
该CSPU877A无需外部元件，并进行了优化
对于非常低的相位误差，偏移和抖动，同时保持频率和占空比
周期在工作电压和温度范围内。该CSPU877A ，
在这两个模块组件和系统主板设计用于基于
解决方案，提供了一个最佳的高性能的时钟源。
该CSPU877A在商用温度范围（ 0 ° C至可用
+ 70 ℃）。请参阅订购信息。
功能框图
OE
OS
AV
DD
LD或OE
动力
下
和
LD ，操作系统，或OE
TEST
模式
PLL旁路
逻辑
LD
Y0
Y0
Y1
Y1
Y2
Y2
Y3
Y3
Y4
Y4
CLK
CLK
10K - 100K
FBIN
FBIN
PLL
Y5
Y5
Y6
Y6
Y7
Y7
Y8
Y8
Y9
注意：
逻辑检测（ LD ）来实现器件断电时为逻辑低电平同时适用于CLK和
CLK 。
IDT标志是集成设备技术，Inc.的注册商标。
Y9
FBOUT
FBOUT
商业级温度范围
1
c
2004
集成设备技术有限公司
2004年1月
DSC-6495/4
