特点
EE可编程262,144 X 1 ， 524,288 X 1 ， X 1,048,576 1 ， 2,097,152 X 1和
4194304 ×1位的串行存储器用来存储配置方案领域
可编程门阵列（FPGA ）
作为一个3.3V （ ± 10 ％ ）商业及工业版本
简单的界面， SRAM的FPGA
引脚兼容赛灵思
XC17SXXXA和XC17SXXXXL PROM中
兼容赛灵思Spartan
-II ，的Spartan- IIE和Spartan FPGA的XL在主串
模式
非常低功耗CMOS EEPROM工艺
提供6 ×6mm的×1毫米8引脚LAP （与8引脚SOIC / VOIC引脚兼容
包） ， 8引脚PDIP ， 8引脚SOIC ， 20引脚SOIC和44引脚TQFP封装的
比重
低功耗待机模式
高可靠性
- 耐力：最低10写周期
- 数据保存： 20年，在85°C
FPGA
CON组fi guration
内存
AT17N256
AT17N512
AT17N010
AT17N002
AT17N040
3.3V
系统支持
描述
该AT17N系列FPGA配置EEPROM （配置器）提供一个易于
易用，高性价比的配置存储器的现场可编程门阵列。该
AT17N系列器件采用8引脚一圈， 8引脚PDIP ， 8引脚SOIC ， 20引脚
SOIC和44引脚TQFP封装，见表1。 AT17N系列配置器使用简单
串行接入程序，以配置一个或多个FPGA器件。
该AT17N系列配置器可与工业标准编程编程
聚体， Atmel的ATDH2200E编程工具包或Atmel的ATDH2225 ISP和电缆
工厂编程。
表1中。
AT17N系列套餐
包
8引脚LAP
8引脚PDIP
8引脚SOIC
20引脚SOIC
44引脚TQFP
注意：
AT17N256
–
是的
是的
是的
–
AT17N512/
AT17N010
是的
是的
采用8引脚LAP
(1)
是的
–
AT17N002
是的
–
采用8引脚LAP
(1)
是的
是的
AT17N040
–
–
–
–
是的
1. 8引脚封装LAP具有相同的占位面积为8引脚SOIC封装。由于一个8
引脚SOIC封装不适用于AT17N512 / 010 / 002设备，它是possi-
竹叶提取使用的8引脚封装LAP代替。
修订版3020A - CNFG ， 5月3日
1
