位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1425页 > AD9985KSTZ-140 > AD9985KSTZ-140 PDF资料 > AD9985KSTZ-140 PDF资料2第14页
AD9985
14
3.
12
像素时钟抖动（ π-π ）（％）
3位电荷泵电流寄存器。该寄存器
允许电流驱动的低通环路滤波器是
多种多样的。的可能的电流值列于表7中。
Ip1
0
0
1
1
0
0
1
1
Ip0
0
1
0
1
0
1
0
1
电流（ μA ）
50
100
150
250
350
500
750
1500
10
表7.电荷泵电流/控制位
Ip2
0
0
0
0
1
1
1
1
8
6
4
2
0
04799-0-007
0
10 20 30 40 50 60 70 80 90 100 110 120 130 140 150
频率（MHz）
图7.像素时钟抖动与频率的关系
4.
PLL的特性由环路滤波器的设计来确定，
由PLL电荷泵电流，并且由VCO范围设置。
该环路滤波器的设计示于图8中推荐的
的VCO范围和电荷泵电流设置VESA
标准显示模式列于表9 。
C
P
0.0082F
R
Z
2.7k
C
Z
0.082F
PV
D
5位相位调整寄存器。该gen-的相位
erated采样时钟可以被移动以定位最佳
在一个时钟周期的采样点。该相位调整
寄存器提供了32相移步骤的每一11.25 ° 。该
水平同步信号具有相同的相移可以
通过HSOUT引脚。
的海岸引脚用于允许PLL继续
运行在相同的频率，在没有输入的
水平同步信号或期间在Hsync的干扰（如
均衡脉冲） 。这在垂直可使用
同步期间，或者任何其他时间，该水平同步信号是
不可用。沿海信号的极性可以设置
通过海岸极性注册。而且，在极性
HSYNC信号可以通过HSYNC的极性被设定
注册。如果不使用自动极性检测中，
Hsync和海岸极性位应被设置为相匹配的
输入信号的各自的极性。
FILT
图8. PLL环路滤波器详细
提供四个可编程寄存器来优化
PLL的性能：
1.
12位除数寄存器。输入水平同步频率
范围从15千赫至110千赫。 PLL倍频
频率的水平同步信号，产生像素时钟
频率在12兆赫至110兆赫的范围内。该
除数寄存器控制精确倍频系数。
该寄存器可被设置为与221和4095的任何值。
（实际使用的分频比为编程
分频比加一。 ）
2位VCO范围注册。以提高噪声
在AD9985的性能，对VCO的工作频率
范围被划分成三个重叠的区域。该VCO
范围寄存器设置该工作范围。表6列出了
频率范围的最低和最高的区域。
像素时钟范围（MHz ）
AD9985KSTZ
AD9985BSTZ
12–32
12–30
32–64
30–60
64–110
60–110
110–140
04799-0-008
电源管理
在AD9985采用活性检测电路，主接口
在串行总线上，所述主接口改写位，并且位
掉电位，以确定正确的电源状态。有
三种电源状态，全功率，寻找模式和掉电。
表8总结了AD9985如何确定什么力量
模式是在与该电路的电源的开/关中的每一个
这些模式。掉电指挥权的优先
自动电路。
表8.掉电模式说明
模式
全
动力
寻求
模式
电源 -
下
1
2
2.
输入
掉电
1
1
1
SYNC
检测
2
1
0
上电或
评论
一切
串行总线，同步
活动检测， SOG ，
带隙基准
串行总线，同步
活动检测， SOG ，
带隙基准
表6. VCO频率范围
PV1
0
0
1
1
PV0
0
1
0
1
0
X
掉电控制通过串行总线第1位的0Fh 。
同步检测，则通过或运算的位7,4 ，和1的串行总线来确定
注册14H 。
第0版|第14页32
