位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第450页 > M393T2950CZ3-CD5 > M393T2950CZ3-CD5 PDF资料 > M393T2950CZ3-CD5 PDF资料1第8页
512MB ， 1GB ， 2GB Registered DIMM内存模组
DDR2 SDRAM
功能框图： 2GB ， 256Mx72模块
（填充为2级X4的DDR2 SDRAM的）
M393T5750CZ3 / M393T5750CZA
VSS
RS1
RS0
DQS0
DQS0
DM
CS
DQS DQS
DM /
CS
DQS DQS
DM0/DQS9
NC/DQS9
DM
CS
DQS DQS
DM
CS
DQS DQS
串行PD
I / O 0
I / O 1
D9
I / O 2
I / O 3
I / O 0
I / O 1
D27
I / O 2
I / O 3
SCL
WP A0
A1
A2
SDA
DQ0
DQ1
DQ2
DQ3
DQS1
DQS1
DQ8
DQ9
DQ10
DQ11
DQS2
DQS2
I / O 0
I / O 1
D0
I / O 2
I / O 3
I / O 0
I / O 1
D18
I / O 2
I / O 3
DQ4
DQ5
DQ6
DQ7
DM1/DQS10
NC/DQS10
DQ12
DQ13
DQ14
DQ15
DM2/DQS11
NC/DQS11
SA0 SA1 SA2
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DM /
CS
DQS DQS
V
DDSPD
V
DD
/V
DDQ
VREF
V
SS
串行PD
D0 - D35
D0 - D35
D0 - D35
I / O 0
I / O 1
D1
I / O 2
I / O 3
I / O 0
I / O 1
D19
I / O 2
I / O 3
I / O 0
I / O 1
D10
I / O 2
I / O 3
I / O 0
I / O 1
D28
I / O 2
I / O 3
DM
CS
DQS DQS
DM /
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DQ16
DQ17
DQ18
DQ19
DQS3
DQS3
I / O 0
I / O 1
D2
I / O 2
I / O 3
I / O 0
I / O 1
D20
I / O 2
I / O 3
DQ20
DQ21
DQ22
DQ23
DM3/DQS12
NC/DQS12
I / O 0
I / O 1
D11
I / O 2
I / O 3
I / O 0
I / O 1
D29
I / O 2
I / O 3
对于地址和命令信号
奇偶校验功能（ M393T5750CZA ）
V
SS
V
DD
C0
C1
注册A1
PPO
QERR
V
DD
V
DD
C0
C1
注册B1
PPO
QERR
100K欧姆
V
SS
V
DD
C0
C1
注册A2
PPO
QERR
V
DD
V
DD
C0
C1
注册B2
PPO
QERR
注册A1和A2共享添加的一部分/
Err_Out
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DQ24
DQ25
DQ26
DQ27
DQS4
DQS4
I / O 0
I / O 1
D3
I / O 2
I / O 3
I / O 0
I / O 1
D21
I / O 2
I / O 3
DQ28
DQ29
DQ30
DQ31
DM4/DQS13
NC/DQS13
I / O 0
I / O 1
D12
I / O 2
I / O 3
I / O 0
I / O 1
D30
I / O 2
I / O 3
Par_In
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DQ32
DQ33
DQ34
DQ35
DQS5
DQS5
I / O 0
I / O 1
D4
I / O 2
I / O 3
I / O 0
I / O 1
D22
I / O 2
I / O 3
DQ36
DQ37
DQ38
DQ39
DM5/DQS14
NC/DQS14
I / O 0
I / O 1
D13
I / O 2
I / O 3
I / O 0
I / O 1
D31
I / O 2
I / O 3
Par_In
Par_In
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DQ40
DQ41
DQ42
DQ43
DQS6
DQS6
I / O 0
I / O 1
D5
I / O 2
I / O 3
I / O 0
I / O 1
D23
I / O 2
I / O 3
DQ44
DQ45
DQ46
DQ47
DM6/DQS15
NC/DQS15
I / O 0
I / O 1
D14
I / O 2
I / O 3
I / O 0
I / O 1
D32
I / O 2
I / O 3
Par_In
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DQ48
DQ49
DQ50
DQ51
DQS7
DQS7
I / O 0
I / O 1
D6
I / O 2
I / O 3
I / O 0
I / O 1
D24
I / O 2
I / O 3
DQ52
DQ53
DQ54
DQ55
DM7DQS16
NC/DQS16
I / O 0
I / O 1
D15
I / O 2
I / O 3
I / O 0
I / O 1
D33
I / O 2
I / O 3
Par_In
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
CMD输入信号设置。
注册B1和B2分享添加的其余部分/
CMD输入信号设置。
在Par_In ， A13 ， A14的电阻， A15 ， BA2
DQ56
DQ57
DQ58
DQ59
DQS8
DQS8
I / O 0
I / O 1
D7
I / O 2
I / O 3
I / O 0
I / O 1
D25
I / O 2
I / O 3
DQ60
DQ61
DQ62
DQ63
DM8/DQS17
NC/DQS17
I / O 0
I / O 1
D16
I / O 2
I / O 3
I / O 0
I / O 1
D34
I / O 2
I / O 3
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
DM
CS
DQS DQS
和Err_Out的信号线指的是仲
化：对于未使用的地址"Register选项
inputs"
CB0
CB1
CB2
CB3
I / O 0
I / O 1
D8
I / O 2
I / O 3
I / O 0
I / O 1
D26
I / O 2
I / O 3
CB4
CB5
CB6
CB7
I / O 0
I / O 1
D17
I / O 2
I / O 3
I / O 0
I / O 1
D35
I / O 2
I / O 3
S0*
S1*
BA0-BA1
A0-A13
RAS
CAS
WE
CKE0
CKE1
ODT0
ODT1
RESET **
PCK7**
PCK7**
1:2
R
E
G
I
S
T
E
R
RST
RSO - > CS ： DDR2 SDRAM芯片D0 -D17
RS1-> CS ： DDR2 SDRAM的D18 - D35
RBA0 - RBA1 -> BA0 - BA1 ： DDR2 SDRAM芯片D0- D35
RA0 - RA13 -> A0 - A13 ： DDR2 SDRAM芯片D0- D35
RRAS -> RAS ： DDR2 SDRAM芯片D0- D35
RCAS -> CAS ： DDR2 SDRAM芯片D0- D35
RWE -> WE： DDR2 SDRAM芯片D0- D35
RCKE0 -> CKE ： DDR2 SDRAM芯片D0 -D17
RCKE1 -> CKE ： DDR2 SDRAM的D18 - D35
RODT0 -> ODT0 ： DDR2 SDRAM芯片D0 -D17
RODT1 -> ODT1 ： DDR2 SDRAM的D18 - D35
* S0连接到DCS和S0连接到企业社会责任上的注册，
S1连接到DCS和S0连接到企业社会责任上的另一个注册。
** RESET ， PCK7和PCK7连接到这两个寄存器。
等信号连接到两个寄存器中的一个。
CK0
CK0
RESET
P
L
L
OE
PCK0 - PCK6 ， PCK8 ， PCK9 -> CK ： DDR2 SDRAM芯片D0- D35
PCK0 - PCK6 ， PCK8 ， PCK9 -> CK ： DDR2 SDRAM芯片D0- D35
PCK7 -> CK ：注册
PCK7 -> CK ：注册
修订版1.2 2005年08月
