XC18V00系列在系统可编程配置PROM
R
修订历史
下表显示的修订历史本文件。
日期
2/9/99
8/23/99
9/1/99
9/16/99
01/20/00
02/18/00
04/04/00
06/29/00
11/13/00
VERSION
1.0
1.1
1.2
1.3
2.0
2.1
2.2
2.3
2.4
调整
首先发布本月初访问规范
编辑的文本，改变了标记，添加CF和并行加载
纠正JTAG秩序，安全性和耐用性的数据。
纠正SelectMAP图，控制输入，复位极性。新增JTAG和CF
说明， 256 Kb和128 Kbit的设备。
添加Q44包装，改XC18xx到XC18Vxx
更新JTAG配置，交流和直流特性
INIT引脚上取下单独的电阻，如图5新增的Virtex -E和EM零件
FPGA表。
除去XC18V128和更新的格式。新增AC特性XC18V01 ，
XC18V512和XC18V256密度。
产品特点：改变264 MHz到264 Mb / s的33兆赫; AC规格：T
SCE
单位为纳秒，T
HCE
CE高电平时间单位
s.
去除待机模式声明：“低功耗待机
在一些XC18V00设备可用的模式是由在编程的用户设置
软件“ 。改变了10,000次耐力20,000次。
更新图5和图6 ，加入4.7电阻。标识寄存器： ISP改变
PROM产品ID从06H到26H 。
更新
图6中，
的Virtex SelectMAP模式;添加XC2V产品兼容PROM
表;改变从耐久性10000次， 10年20000元， 20年;
更新
图6：
注2拆除的Virtex -E ，固定SelectMAP模式的连接。
下
AC特性在工作条件XC18V04和XC18V02 ，
改变的吨
SCE
从25毫秒到25纳秒。
AC特性在工作条件XC18V01和XC18V512 。
改变最小值对于T
SCE
从20毫秒到20纳秒并且对于T
HCE
从2毫秒至2
s.
改变了边界扫描顺序的CEO销
表1
更新配置
下表中位值
赛灵思FPGA和PROM的兼容，
并补充
信息发送给
推荐工作条件
表。
更新的Spartan -IIE FPGA系列。
变
图7 （ c）所示。
更新
表2
和
图6
对于设备的的Virtex- II Pro系列。
更新赛灵思软件和修改
图6
和
图7 。
做出改变， 1-3页， 7-11 5 ， 13 ， 14 ，和18增加了新的
图8
和图9 。
做出补充和修改
表2中。
改变下最后一颗子弹
连接配置PROM ，
第9页。
贯穿多个微小的变化，再加上另外的
引脚图，
第4页
和
删除图9中。
在做了细微的变化
图7
（ b）和SO20图第5页上改变方向。
01/15/01
04/04/01
04/30/01
2.5
2.6
2.7
06/11/01
09/28/01
2.8
2.9
11/12/01
12/06/01
02/27/02
03/15/02
03/27/02
06/14/02
07/24/02
09/06/02
10/31/02
3.0
3.1
3.2
3.3
3.4
3.5
3.6
3.7
3.8
20
www.xilinx.com
1-800-255-7778
DS026 （ V4.0 ） 2003年6月11日
产品speci fi cation
