位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第230页 > HB54A2568KN-B75B > HB54A2568KN-B75B PDF资料 > HB54A2568KN-B75B PDF资料1第1页
初步数据表
256MB DDR SDRAM S.O.DIMM
HB54A2568KN-A75B/B75B/10B
（ 32M字
×
64位， 2家银行）
描述
该HB54A2568KN是双倍数据速率（ DDR ）
SDRAM模块，安装256M比特DDR SDRAM
（ HM5425161BTT ）的TSOP封装密封的，和1个
一块串行EEPROM （ 2K位EEPROM ），用于
存在检测（ PD ） 。
该HB54A2568KN是
组织为16M
×
64
×
2银行安装8块
位256M DDR SDRAM 。读取和写入操作
在CK和的交叉点被执行
/ CK 。这个高速数据传输是通过2来实现
位预取流水线架构。数据选通（ DQS ）
既用于读操作，写操作可用于高速和
可靠的数据总线设计。通过设置扩展模式
寄存器中，芯片上的延迟锁定环（DLL），可以是
设置启用或禁用。该产品的轮廓
200针插座式封装（双导出来） 。
因此，它使高密度安装可能
没有表面贴装技术。它提供了常见的
数据输入和输出。去耦电容
安装在所述模块基板的每个的TSOP旁边。
特点
200针插座式封装（双引出来）
概要： 67.6毫米（长）
×
31.75毫米（高）
×
3.80毫米（厚度）
引线间距： 0.6毫米
2.5V电源（ VCC ）
所有的输入和输出SSTL - 2接口
时钟频率： 133兆赫（最大） （ -A75B / B75B ）
：100兆赫（最大值） （基硫代）
数据输入，输出和DM与同步
的DQ
4银行可以同时运行，
独立地（组成）
突发读/写操作
可编程的突发长度： 2，4， 8
突发读取停止功能
可编程的突发序列
顺序
交错
开始寻址能力
奇数和偶数
可编程/ CAS延迟（CL） ： 2,2.5
8192刷新周期： 7.8μs （ 8192row / 64毫秒）
刷新2变化
自动刷新
自刷新
一号文件E0148H20 （版本2.0 ）
发布日期2002年4月（K ）日本
网址： http://www.elpida.com
Elpida
内存方面，公司2001-2002年
Hitachi ，
2001年公司
尔必达内存公司是NEC公司与日立公司合资的DRAM公司
