位置：首页 > IC型号导航 > 首字符R型号页 > 首字符R的型号第151页 > R3111E181A-TR > R3111E181A-TR PDF资料 > R3111E181A-TR PDF资料2第2页
s
时序图
释放电压+ V
DET
电源电压检测电压-V
DET
(V
DD
)
最低工作电压
V
SS
检测阈值
迟滞
输出电压
（下）
V
SS
t
PLH
s
定义的输出延迟时间
输出延迟时间T
PLH
的定义如下：
1.在N沟道开漏输出的情况下：
下的输出引脚的状态（OUT）被向上拉通过470KΩ至5V之间的时间间隔的电阻
V的上升沿
DD
脉冲从0.7V至（ + V
DET
）， + 2.0V ，成为输出电压为2.5V的。
2.在CMOS输出的情况下：
Ⅴ的上升沿之间的时间间隔
DD
脉冲从0.7V至（ + V
DET
）+ 2.0V和成为输出电压的
(V
DD
/
2) V.
+V
DET
+ 2.0V
输入电压
(V
DD
)
0.7V
GND
5.0V
输出电压
2.5V
+V
DET
+ 2.0V
输入电压
(V
DD
)
0.7V
GND
+V
DET
+2.0V
输出电压
+V
DET
+2.0V
2
GND
t
PHL
t
PLH
GND
t
PHL
t
PLH
N沟道开漏输出
CMOS输出
Rev.1.10
-2-
