E
3.5.1
3.5.2
智能3高级启动块
或者被擦除的块不再有效的
数据完整性受到损害的中止。
在深度掉电，所有内部电路都
切换到低功率节省模式（RP ＃
过渡到V
IL
或关闭设备的电源
清除状态寄存器）。
有功
随着CE＃为逻辑低电平，并在逻辑电RP ＃
高电平时，设备处于活动模式。请参阅
因为我的DC特性表
CC
的电流值。
有功功率是最大的贡献者整体
系统的功耗。尽量减少活动
目前可能对系统产生深远的影响
功率消耗，尤其是对于电池供电的
设备。
自动省电（ APS ）
3.6
上电/下运行
自动节能提供了低功耗
在读模式中操作。后的数据从读
所述存储器阵列和地址线
静态， APS电路使器件在
模式下典型电流相当于我
CCS
.,
闪光灯停留在这个静止的状态与输出有效
直到新的位置被读出。
3.5.3
待机功耗
该器件免受意外块
在电源转换擦除或编程。
电源排序是不需要的，因为
设备是无动于衷哪个电源，V
PP
或V
CC
，权力-第一。
3.6.1
RP ＃接到系统
RESET
随着CE＃为逻辑高电平（V
IH
）和设备
读模式中，闪速存储器处于待机模式时，
这将禁用多设备的电路和
大大降低了功耗。输出
被放置在一个高
-
独立阻抗状态
的OE ＃信号的状态。如果CE＃转换为
逻辑
-
擦除或编程过程中的高级别
操作时，设备将继续进行
运行并消耗相应的有功功率
直到操作完成。
系统工程师要分析的故障
待机时间与活动时间和量化
在各模式的各自的功率消耗
它们的具体应用。这将提供一个更
应用程序的精确测量
-
比功率和
能量要求。
3.5.4
深度掉电模式
的RP ＃在系统复位的使用是很重要的
与自动编程/擦除，因为设备
系统希望从闪速存储器读取
出来时复位。如果发生CPU复位
没有闪存复位，适当的CPU
初始化将不会发生，因为闪光灯
内存可提供状态信息
而不是阵列的数据。英特尔建议连接
RP ＃对系统CPU的RESET ＃信号，使
合适的CPU /闪存初始化以下系统
复位。
系统设计人员必须警惕假
当写入V
CC
电压高于V
LKO
。自
无论WE＃和CE ＃必须是低的命令
写，要么开车信号， V
IH
会抑制写入
该设备。崔架构提供了额外的
因为改变存储器内容保护可
成功完成两后才会发生
步骤命令序列。该装置还
禁用，直到RP ＃被带到V
IH
，不管
它的控制输入的状态。通过保持设备
在复位（ RP ＃连接到系统电源良好）
在上电/下，在无效的总线条件
电时可被屏蔽，从而提供另一种
内存保护水平。
3.6.2
V
CC
, V
PP
和RP ＃跃迁
深度掉电模式被激活时， RP ＃
= V
IL
（ GND
±
0.2 V ） 。在读模式， RP ＃
变低取消选择的存储器，并将
在高阻抗状态输出。回收
深掉电，需要T的最短时间
PHQV
（见
AC特性读取操作
).
在编程或擦除模式， RP ＃过渡
低将中止正在进行的操作。该
的地址的存储器内容被编程
崔锁存器，由系统发出的命令
软件和未用V改变
PP
或CE ＃
转换或WSM行动。在缺省状态
电，自复位模式或V后退出后
CC
过渡高于V
LKO
（锁定电压） ，则读
阵列模式。
21
初步
