位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1244页 > CY62128DV30LL-55SI > CY62128DV30LL-55SI PDF资料 > CY62128DV30LL-55SI PDF资料1第1页
CY62128DV30
的MoBL
1 MB（ 128K ×8）静态RAM
特点
非常高的速度： 55和70纳秒
宽电压范围： 2.2V至3.6V
引脚兼容CY62128V
超低有功功率
- 典型工作电流为0.85毫安F = 1兆赫
- 典型的有源电流5mA @频率= F
最大
超低待机功耗
易内存扩展与CE
1
，CE
2
和OE
特点
取消时自动断电
在一个32引脚SOIC ， 32引脚TSOP ，提供一个软件包
32引脚短的TSOP ，和32引脚反向TSOP
由90％的功率消耗，当地址不切换。
该装置可被置于待机模式降低功率变
消费超过99 ％时，取消片选1
（ CE
1
）高或芯片使能2 （ CE
2
）低。输入/输出
引脚（ I / O
0
通过I / O
7
）被置于高阻抗状态
时：取消芯片使能1 （ CE
1
）高或芯片使能
2 （ CE
2
）低，输出被禁止（ OE高） ，或在
写操作（芯片使能1 （ CE
1
）低和芯片使能2
（ CE
2
）高和写使能（ WE） LOW ） 。
写设备通过采取芯片使能1完成
（ CE
1
）低，芯片使能2 （ CE
2
）高和写入恩
能（ WE）低。在8个I / O引脚的数据将被写入
在地址引脚指定的位置（A
0
救援人员到场。一
16
).
从设备读通过取芯片恩完成
能1 （ CE
1
）低，芯片使能2 （ CE
2
）高和输出
启用（ OE ）低，而强迫写使能（ WE） HIGH 。
存储器位置的在这些条件下，将内容
由地址引脚指定将显示在I / O引脚。
八个输入/输出引脚（ I / O
o
通过I / O
7
）被放置在一个
高阻抗设备时，取消选择状态（ CE
1
高或CE
2
LOW ）时，输出被禁用（ OE HIGH ）或
在写操作期间（CE
1
低，CE
2
高） ，和WE
低） 。
功能说明
[1]
该CY62128DV30是一个高性能的CMOS静态RAM
由8位， 128K字。该器件具有AD-
vanced电路设计，以提供超低有功电流。这
非常适合提供更多的电池Life （的MoBL
）便携式
应用，如蜂窝电话。该设备还具有
自动断电功能，可显著降低
逻辑框图
数据驱动因素
A0
A1
A2
A3
A4
A5
A
6
A7
A8
A
9
A10
A11
行解码器
I/O0
I/O1
检测放大器
I / O 2
I / O 3
I / O 4
I / O 5
128K ×8
ARRAY
CE
1
CE
2
WE
COLUMN
解码器
电源 -
下
I / O 6
I / O 7
A 12
A 13
A 14
OE
注意：
1.对于最佳实践的建议，请参考上http://www.cypress.com赛普拉斯应用笔记“系统设计指南” 。
A 15
A 16
赛普拉斯半导体公司
文件编号： 38-05231牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年8月29日
