位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第361页 > TS68040MRD/T25A > TS68040MRD/T25A PDF资料 > TS68040MRD/T25A PDF资料1第37页
TS68040
指令和数据
CACHES
研究表明，典型的程序要花大量的执行时间在几
主程序或紧的循环。该TS68000家庭的早期成员们的优势
本地参考的现象不同程度。该TS68040采取进一步
利用高速缓存技术的与它的两个独立的片上，物理地址
缓存空间，一个用于指令，一个用于数据。缓存减少了处理器的
通过降低有效的外部存储器总线活动，提高CPU的吞吐量
访问时间。对于一个典型的系统设计中， TS68040的大高速缓存产生一个非常
高命中率，从而在系统性能大幅提高。此外，该
高速缓存从外部总线自动burstfilled每当一个高速缓存未命中
发生。
缓存的自治性质允许指令流读取，数据流
取，以及第三外部访问与指令的执行同时进行的。
例如，如果TS68040既需要一个指令流的访问和一个外部
外围设备的访问，如果该指令是驻留在芯片上的高速缓存中，外围
畅通而不是排队的指令后面的访问获取收益。如果一个
数据操作数也需要，如果它是驻留在数据高速缓存中，它也可以是
但又不妨碍无论是从它的缓存或外围的指令存取访问
访问外部芯片。在TS68040固有的并行性还允许多个
不需要任何外部访问指令同时而执行
处理器正在执行外部访问一个先前指令。
缓存组织
指令和数据高速缓存4路组相联的64套四， 16
对于4K的总缓存存储字节的行的每个字节。如示于图21中的每个16位
字节行包含一个地址标签和状态信息。对于每个条目的状态信息
包括一个有效标记用于指令和数据高速缓存和写整个线
状态的每个长字中的数据高速缓存。在数据高速缓存中表示的写入状态
与否的长字数据是脏的（即在高速缓存中的数据已经被
修改但尚未写回外部存储器），用于在回拷页的数据。
37
2116A–HIREL–09/02
