飞利浦半导体
初步数据
低功耗，低价格，低引脚数（ 20针）
微控制器与2K字节的OTP
开漏输出
CON组fi guration
开漏输出配置关闭所有上拉，只有
驱动端口的下拉晶体管，当端口锁存器
包含一个'0'可以作为一个逻辑输出，配置端口
这种方式必须有外部上拉，一般通过电阻连接到
V
DD
。对于这种模式下，下拉是一样的
准双向模式。
开漏输出的配置示于图11 。
推挽输出
CON组fi guration
推挽输出配置的相同的下拉结构
和开漏和准双向输出模式，但
提供持续的强上拉时，锁存器为
逻辑1时，推 - 拉模式时，可以使用更多的源极电流
需要从一个端口输出。
推挽端口结构示于图12中。
这三个端口引脚不能配置为P1.2 ， P1.3和
P1.5 。端口引脚P1.2和P1.3被永久配置
开漏输出。它们可以通过写那些被用作输入
它们各自的端口锁存器。 P1.5可以用作一个施密特触发
如果输入的87LPC762被配置为内部复位，
不使用外部复位输入功能RST 。
此外，端口引脚P2.0和P2.1是两个输入和残疾人
如果被选择的晶体振荡器选择一个输出。那些
选项中的振荡器部分描述。
87LPC762
端口引脚复位时的值是由该PRHI位确定
UCFG1寄存器。端口可以被配置为复位高电平或低电平作为
所需的应用程序。当端口引脚复位驱动为高，
他们在准双向模式，因此不源
大量的电流。
在87LPC762每个输出可潜在地用作20毫安
沉LED驱动器输出。然而，有一个最大总输出
电流必须不能超过所有端口。
在87LPC762所有端口引脚都具有摆率控制的输出。这
是限制由快速开关的输出信号中产生的噪声。该
转换速度在出厂时设定为大约10ns的上升时间和下降时间。
未用于控制在P2M1寄存器中的位
P2.1和P2.0的配置被用于其他目的。这些
位可以使每个I / O端口施密特触发输入，使
定时器0和定时器1输出切换，使时钟输出
如果内部RC振荡器或外部时钟输入被
使用。最后两个函数在定时器/计数器描述
和振荡器部分分别。使能位所有这些
函数示于图13 。
该87LPC762的每个I / O端口可以被选择为TTL电平
输入或施密特输入带有滞后。一个单一的配置位
决定了本次评选的整个港口。端口引脚P1.2 ， P1.3 ，
和P1.5始终有一个施密特触发器输入。
PORT
针
端口锁存器
数据
N
输入
数据
SU01160
图11.漏极开路输出
V
DD
P
PORT
针
端口锁存器
数据
N
输入
数据
SU01161
图12.推挽输出
2001年10月26日
19
