HM-65262
1997年3月
16K ×1异步
CMOS静态RAM
描述
在HM- 65262是一款CMOS 16384 ×1位的静态随机
使用Intersil的高级访问内存制造
佐治V的过程。该器件采用异步电路
设计周期短和易用性。在HM- 65262
在这两个JEDEC标准的20引脚可用， 0.300英寸宽
CERDIP和20垫CLCC封装，提供高板级
级封装密度。选通输入低待机电流，
并且还省去了上拉或下拉电阻
器。
在HM- 65262 ，全CMOS RAM ，采用了6组
晶体管（ 6T）的存储器单元为最稳定的和最
可能的待机电流在整个军用temper-
ATURE范围。除了这一点， 6T的高稳定性
RAM单元提供卓越的保护，防止软错误
由于噪声和α粒子。这种稳定性也提高了
在RAM超过四个晶体管的耐辐射
（ 4T）的设备。
特点
快速存取时间。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 70 / 85ns最大
低待机电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .50μA最大
低工作电流。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50mA，最高
在2.0V数据保留。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .20μA最大
TTL兼容的输入和输出
JEDEC批准引脚
无时钟或选通所需
温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +55
o
C至+ 125
o
C
平等周期和访问时间
单5V电源
选通输入 - 不拉或下拉电阻
需要
订购信息
包
CERDIP
JAN ＃
SMD ＃
CLCC （ SMD ＃ ）
注意：
1.访问时间/数据保持电源电流。
TEMP 。 RANGE
-40
o
C至+ 85
o
C
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
70ns/20A
（注1 ）
85ns/20A
（注1 ）
HM1-65262B-9
29109BRA
8413203RA
8413203YA
HM1-65262-9
29103BRA
8413201RA
8413201YA
（注1 ）
85ns/400A
-
-
-
-
PKG 。号
F20.3
F20.3
F20.3
J20.C
引脚配置
HM- 65262 （ CERDIP ）
顶视图
HM- 65262 （ CLCC ）
顶视图
V
CC
A13
A1
A0
A1
A2
A3
A4
A5
A6
Q
W
1
2
3
4
5
6
7
8
9
20 V
CC
19 A13
18 A12
17 A11
16 A10
15 A9
14 A8
13 A7
12 D
11 E
A2 3
A3 4
A4 5
A5 6
A6 7
Q 8
9 10 11 12
GND
W
E
D
2
A0
1 20 19
18 A12
17 A11
16 A10
15 A9
14 A8
13 A7
A0 - A13
E
Q
D
V
SS
/ GND
V
CC
W
地址输入
芯片使能/关机
数据输出
DATA IN
地
电源（ +5 ）
写使能
GND 10
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
http://www.intersil.com或407-727-9207
|
版权
Intersil公司1999
网络文件编号
3002.2
6-1
