位置：首页 > IC型号导航 > 首字符G型号页 > 首字符G的型号第77页 > GS882Z36B-11I > GS882Z36B-11I PDF资料 > GS882Z36B-11I PDF资料2第24页
初步
.
GS882Z18/36B-11/100/80/66
JTAG端口操作
概观
JTAG端口对这个内存工作在IEEE标准1149.1-1990 ，串行边界扫描接口的方式
标准（通常称为JTAG） ，但是不执行所需的所有1149.1遵守的功能。一些
功能已被修改或删除，因为它们可以减缓RAM中。不过，在RAM支持1149.1-1990的TAP
（测试访问端口）控制器架构，并且可以预期在不同的动作冲突的方式起作用
标准1149.1兼容设备。 JTAG端口的接口与传统的TTL / CMOS逻辑电平信号。
禁用JTAG端口
因此能够使用该设备，而无需使用JTAG端口。该端口上电复位，并仍然无效，除非
主频。 TCK ， TDI ， TMS和设计有内部上拉电路。为了确保在RAM的正常操作与JTAG
未使用的端口， TCK ， TDI ， TMS和可悬空或绑在V
DD
或V
SS
。 TDO悬空。
JTAG引脚说明
针
TCK
TMS
引脚名称
测试时钟
测试模式
SELECT
I / O
In
In
描述
时钟的所有TAP事件。所有的输入被捕获在TCK的上升沿，并从所有输出传播
TCK下降的边缘。
TMS输入进行采样，在TCK的上升沿。这是为TAP控制器的状态的命令输入
机。一个为非驱动，TMS输入将产生相同的结果作为一个逻辑1输入电平。
TDI输入进行采样，在TCK的上升沿。这是串行寄存器的输入侧设置
之间TDI和TDO 。置于TDI和TDO之间的寄存器由TAP的状态决定
控制器状态机以及设在所述TAP指令寄存器当前装载的指令（指
TAP控制器状态图） 。无驱动TDI管脚将产生相同的结果作为一个逻辑1输入
的水平。
输出取决于TAP状态机的状态是积极的。响应于该输出的变化
TCK下降的边缘。这是串行寄存器置于TDI和TDO之间的输出侧。
TDI
测试数据
In
TDO
测试数据输出
OUT
注意：
此设备不具有TRST （ TAP复位）引脚。 TRST是可选的IEEE 1149.1 。测试逻辑复位状态进入，而TMS是
达5个TCK上升沿保持高电平。 TAP控制器处于复位也是全自动的电。
JTAG端口寄存器
概观
各种JTAG寄存器，当作TAP寄存器，通过1和0的施加对于TMS的序列中选择（一次一个）
作为TCK被选通。每个TAP寄存器是串行移位寄存器在TCK的上升沿捕获串行输入数据和
推串行数据在TCK的下一个下降沿。当一个寄存器被选中它被放置在TDI和TDO引脚之间。
指令寄存器
指令寄存器保存了由TAP控制器执行的指令，当它被移动到运行，测试/空闲或
的各种数据的寄存器状态。指令是3位长。指令寄存器可以当它被放置的装
TDI和TDO引脚。在上电时或当指令寄存器会自动预装IDCODE指令
控制器处于测试逻辑复位状态。
旁路寄存器
旁路寄存器为单位寄存器，可放置TDI和TDO之间。它允许串行测试数据通过传递
在RAM的JTAG端口来扫描链尽可能少的延迟可能是其他设备。
冯： 1.15 6/2001
24/34
1998 ，千兆半导体公司
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com
