82596CA
AC特性
（续）
82596CA C- STEP输入输出系统时序
T
C
e
0 C –
a
85 C V
CC
e
5V
g
10％的这些时间承担了C
L
所有输出为50 pF的，除非另有
声明了c
L
可在20 pF到120 pF的时序但是必须降低所有的时序要求中给出
纳秒
符号
参数
工作频率
T1
T1a
T2
T3
T4
T5
T6
T6a
T7
T8
T9
T10
T11
T12
T13
T14
T15
T16
T17
T18
T19
T20
T21
T22
T22a
T23
T24
T25
T26
T27
T28
T29
T30
T31
T32
CLK周期
CLK周期稳定性
CLK高
CLK低
CLK上升时间
CLK下降时间
本·劳克和A2- A31有效延迟
BLAST PCHK有效的延迟
本LOCK BLAST A2 -A31的浮动延迟
W R和ADS有效的延迟
W R和ADS的浮动延迟
D0 - D31 DPN写数据有效延迟
D0 - D31 DPN写数据浮法延迟
持有有效延迟
CA和BREQ建立时间
CA和BREQ保持时间
BS16建立时间
BS16保持时间
BRDY RDY建立时间
BRDY RDY保持时间
D0 - D31 DPN READ建立时间
D0 - D31 DPN阅读保持时间
阿霍德和HLDA建立时间
AHOLD保持时间
HLDA保持时间
复位设置时间
复位保持时间
INT INT有效的延迟
CA和BREQ PORT脉宽
D0 - D31 CPU端口访问建立时间
D0 - D31 CPU端口访问保持时间
端口设置时间
PORT保持时间
B关建立时间
B关保持时间
3
3
3
3
3
3
3
2
10
6
12
4
12
4
6
5
15
4
5
12
4
1
2 T1
6
5
10
5
12
4
23
1 2 3
2
2
2
2
2
2
16
16
6
6
20
25
34
20
34
23
34
25
1 2
1 2
2
2
2
2
2
2
1 2
1 2
1 2
1 2
1 2
20兆赫
民
12 5兆赫
50
最大
20兆赫
80
0 1%
相邻CLK
D
2 0V
0 8V
0 8V到2 0V
2 0V至8V 0
笔记
1X CLK输入
显示时序为82596CA C-步进的信息有关的时序为82596CA A1或B-接触的步
您当地的英特尔代表
59
